регистра результата соединен с выходом второго элемента И и первым входом элемента ИЩ, выход которого соединен с входом сдвига регистра аргумента , третьим входом третьего эле1115051
мента И и счетным входом счетчика циклов, вход записи кода регистра результата соединен с вторым входом элемента ИЛИ и выходом переполнени счетчика задержки.
Изобретение относитс к вычислительной технике и может быть применено в цифровых вычислительных машинах и устройствах. Известно устройство дл вычислени квадрата числа, содержащее рвоичный счетчик, элементы И и сумматор. Устройство предназначено дл вычислени квадрата числа, представленного число-импульсным кодом 13. Недостатком устройства вл етс низкое быстродействие, например, дл возведени в квадрат числа, равного N, необходимо выполнить N сложен1й . Наиболее близким техническим решением к предлагаемому вл етс устройство , содержащее регистры операндов , результата, сумматор, сдвигатель , блок управлени . Сдвигатель предназначен дл выдачи кода с выхода регистра первого операнда на входы сумматора без сдви га, либо со сдвигом элементов И и группы элементов ИЛИ. Выходы -i -X элементов И обеих гру подключены к входам i-го элемента ИЛИ. Первый вход 1 -го элемента И первой группы св зан с выходом - -го разр да регистра первого операнда, а первый вход i-ro элемента И второ группы подключен ко входу (i-1) раз р да регистра первого операнда. Таким образом, код с выхода регистра первого операнда передаетс на вход сумматора без сдвига через элементы И первой группы и со сдвигом влево через элементы И второй группы. К вторым входам элементов И первой группы подключена управл юща шина (Выдача кода) блока управлени , а к втсрым входам элементов И второй группы подключены управл юща шина (Выдача кода и сдвиг) блока управлени . Вычисление производитс умножением .х. При этом множитель представл етс с помощью цифр 4 О, l|; группы разр дов множител вида О11...10, преобразуют в группы вида 10000...J, что позвол ет уменьшить среднее число суммированийвычитаний . Дл вычислени производитс в среднем - операций 1 сдвига и - И операций суммировани вычитани 2. Недостатком известного устройства вл етс низкое быстродействие. Врем вычислени квадрата числа составл ет t-n |tc-b {i где tc - врем операции сдвига; fJ - врем операции сложени . Цель изобретени - повышение быстродействи устройства. Поставленна цель достигаетс тем, что в устройство дл вычислени квадрата числа, содержащее регистр аргумента, регистр результата, сумматор , первую и вторую группы элементов И, группу элементов ЖИ, генератор импульсов, первые входы -1 -х элементов ИЛИ группы (, п-2, где п разр дность аргумента) соединены с выходами i-X элементов И первой группы, вторые входы i-х элементов ИЛИ группы соединены с выходами 1 -X элементов И второй группы; выходы i-X элементов ИЖ группы соединены с входами (i+O-x разр дов первого слагаемого сумматора, разр дные выходы которого соединены соответственно с разр дными входами регистра результата -х разр дов которого (j 1, 2п-4) соединены, с входами (j+2)-x разр дов второго слагаемого сумматора, i -е разр дные выходы регистра агрумента соединены с первыми входами i -х элементов И первой группы, к. -е разр дные выходы регистра аргумента (iC 2,n-2) соединены с входами (п-1}-х элементов второй группы, выход п-го разр да регистра аргумента соединен с пр мым входом h-2 элемента И второй группы дополнительно введены триггер, первый , второй и третий элементы И, элемент НЕ, элемент ИЛИ, счетчик циклов, счетчик задержки, выход переполнени которого соединен с первым входом первого элемента И, выход которого соединен с входом установки нул счетчика задержки, тактовый вход которого соединен с вторым входом первого элемента И и выходом элемента НЕ, вход которого соединен с выходом генератора импульсов и пр мым входом второго элемента И, инвер сный вход которого соединен с первым входом третьего элемента И и выходом старшего разр да регистра аргумента , выход (n-l)-ro разр да которого соединен с инверсными входами элементов И второй группы, вторыми входами элементов И первой группы, входом первого слагаемого п-го разр да сумматора и вторым входом треть его элемента И, выход которого соединен со счетным входом триггера, выход которого соединен с входом первого слагаемого младшего разр да сумматора и входом вьщачи кода регистра аргумента, вход второго слагаемого младшего разр да сумматора соединен с выходом младшего разр да сумматора соединен с выходом младшего разр да регистра аргумента, вход сдвига информации регистра результата соединен с выходом второго элемента И и первым входом элемента ИЛИ, выход которого соединен с входом сдвига регистра аргумента, треть им входом третьего элемента И и счет ным входом счетчика циклов, вход записи кода регистра результата соединен с вторым входом элемента ИЛИ и выходом переполнени счетчика задержки . На чертеже представлена блок .схема устройства. Устройство дл вычислени квад .рата числа содержит регистр 1 аргумента , первую группу элементов И 2, вторую группу элементов И 3, группу 0514 элементов ИЛИ 4, сумматор 5, регистр 6 результата, элемент И 7, триггер 8, генератор 9 импульсов, элемент . НЕ 10, счетчик 11 задержки, элемент И 12, элемент И 13, элемент ИЛИ 14, счетчик 15 циклов. В качестве регистра 1 аргумента используетс сдвигающий регистр, имеющий цепь сдвига влево на один разр д. В регистре 1 аргумента предусмотрена вьщача пр мого кода содержимого регистра 1 аргумента, если на цепь выдачи кода подаетс нулевой сигнал (триггер 8 в нулевом состо нии), и выдачи обратного кода, если на цепь выдачи кода подаетс единичный сцгнал с выхода триггера 8. Сумматор 5 содержит {2li-2) разр дов и может быть построен в виде комбинационного сумматора, причем, в двух младших и (п-2) старших раз- р дах можно использовать полусумматоры . Это св зано с тем, что на входы, двух младших разр дов не подаетс в качестве второго слагаемого содержимое регистра 6 результата, а на входы (п-2) старших разр дов подаетс только одно слагаемое с выходов регистра 6 результата. Нужно заметить, что в качестве второго слагаемого дл младшего разр да -сумматора 5 используетс сигнал с выхода счетного триггера 8, но так как в младший разр д не подаетс сигнал переноса, то он также может быть реализован на основе полусумматора. Регистр 6 результата построен на основе триггеров с внутренней задержкой, прием информации в которые осуществл етс только после окончани сигнала приема кода. В регистре 6 результата предусмотрена цепь сдвига кода результата на два разр да влево по управл ющему сигналу с выхода элемента И 13. Счетчик 11 задержки представл ет собой счетчик с коэффициентом пересчета , где 1сл врем сложени в сумматоре 5; t(j - врем сдвига кодов в регистре 1 аргумента и регистре 6 результата. Управл ющий вход счетчика 11 задержки представл ет собой цепь установки в О счетчика (сигналом с выхода элемента И 12). . S Счетчик 15 циклов представл ет собой счетчик с коэффициентом перес чета К4 /2, ecjifi п- четное число или К п/2+0,5, если и нечетное число. Устройство предназначено дл получени п старших разр дов z х. Вес младшего разр да результата равен 2 в том случае, если операнд целое п разр дное число. Устройство работает следующим образом. В исходном состо нии в регистре 1 аргумента находитс исходное число х; регистр 6 результата, триггер 8, счетчик 11 задержки и счетчи 15 циклов обнулены. С началом вычислений на входы элементов И. 13 и элемента НЕ 10 поступают тактовые импульсы, период которых равен времени сдвига (t,) в регистрах 1 аргумента и результата 6. Операци возведени в квадрат числа Xпроизводитс за н/2 тактов работы устройства, дл четных И и за п/2+0,5 тактов дл нечетныхп . В каждом такте анализируетс содержимое старшего разр да регистра 1 аргумента. Если , 0, то на выходах элементов ИЛИ 14, И 13 по вл ютс управл ющие сигналы сдвига, которые поступают на цепи сдвига регистров 1 аргумента и результата Кроме того, этим тактовым импульсам (с элемента ИЛИ 14) осуществл етс изменение состо ни счетчика 15 цик лов на единицу. Содержимое регистра 1 аргумента сдвигаетс на один разр д, что равн сильно удвоению аргзгмента, а содержимое регистра 6 результата сдвигае с на два разр да - учетверению результата . Никаких других действий в случае, когда а 0 не производитс . В том случае, когда а„, 1 вычис лени производ тс в зависимости от значени разр да a.i. Если же а,. (а. , а.1 0), то дл ор ганизации вычислений (в цикле) используем формулу ()-2 (2Пх,,,х Величина () должна быть просу мирована с учетверенным содержанием регистра 6 результата. 16 Содержимое регистра 1 аргумента передаетс на суьтматор 5 в пр мом или обратном коде, в зависимости от состо ни триггера 8. Если триггер-8 находитс в нулевом состо нии, то через группу элементов И 3 на сумматор 5 передаетс содержимое регистра 1 аргумента в пр мом коде. По единичному состо нию триггера 8 содержимое регистра 1 аргумента передаетс обратным кодом через группу элементов И 3 на сумматор 5, кроме этого в младший разр д сумматора 5 (по сигналу с триггера 8) прибавл етс единица. Вычисление величины ( )производитс схемным образом, т.е. на позицию п-2 разр да сумматора 5 через И-2 элемент группы элементов И 3 передаетс содержимое старшего п-1 разр да регистра 1 аргумента (это равносильно вычитанию единиць из -го разр да аргумента хО . I Например, если Х 1 ОХХХХХХ, тог,- (Х,--2)0 1 XX X X X X. В этом цикле в первом такте (цикл равен к тактов) срабатывает элемент НЕ 10 и запускаетс счетчик 11 задержки с коэффициентом пересчета К, на врем суммировани величин регистра 1 аргумента и регистра 6 результата на сумматоре 5. По (с-му импульсу (по заднему фронту инверсного тактового импульса с выхода элемента НЕ 10) на выходе счетчика 1Т задержки по вл етс единичный потенциал (суммирование закончено). В этом такте происходит прием кода на регистр 6 результата с выходов сумматора 5 (по сигналу с выхода счетчика задержки), сдвиг содержимого регистра 1 аргумента (по сигналу с выхода элемента ИЛИ 14) на один разр д влево, а также к содержимому счетчика 15 циклов прибавл етс единица. По заднему фронту к-го и}-1пульса происходит срабатывание элемента И 12, на выходе которого по вл етс единичный потенциал, который вл етс управл ющим сигналом -, дл счетчика 11 задержки. Счетчик 11 задержки, сбрасываетс в нулевое состо ние, что влечет за собой отключение элемента И 12. Устройство переходит в след тощий цикл работы, т.е. готово производить вычислени в зависимости от следующих двух старших разр дов аргумента. 7 Если же старшие разр ды аргументо примен ем формулу x., 2.,-2iuf z-.:, к.учетверенному содержимому регист 6 результата необходимо прибавить величину ). Дл получени величины (2x.-2) на выходы сумматора 5 передаетс через группу элементов И 2 со сдвигом на один разр д влево ., причем старший разр д содержимого регистра аргуме та Хд, игнорируетс . Х. 1 1 X X X X, Z;., (2Х.,-2)0 1 X X X X Величина (2Х- -2) поступает на входы сумматора 5 в пр мом коде,если триггер 8 находитс в нулевом состо н или Bf обратном коде - триггер 8 находитс в единичном состо нии. Кроме этого, если состо ние триггера 8 единичное, на вход младшего разр да сумматора 5 поступает единичный потенциал с выхода этого триггера; это равносильно прибавлению единицы к обратному коду (2Хц-2). Таким образом формируетс дополнение аргумента до числа 2. Также, как и в предыдущем случае (когда а„, aj,, 10), после окончани суммировани на сумматоре 5, происходит срабатывание счетчика 11 задержки с коэффициентом пересчета К к-му импульсу на вы ic 518 . ходах счетчика 11 задержки и элемента ИЛИ 14 по вл ютс сигналь приема кода на регистр 6 результата и сдвига кода регистра 1 аргумента, соответственно; счетчик 15 циклов переходит в следующее состо ние, а триггер 8 переходит в противоположное состо ние. Таким образом, в очередных циклах , до следующего срабатывани триггера 8, на выходы регистра 1 аргумента будет вьздаватьс обратный код содержимого регистра 1 аргумента . После окончани rt/2 циклов (момент окончани вычислений определ етс по содержимому счетчика циклов 15) в п старших разр дах регистра 6 результата находитс искомый результат Врем вычислений определ етс l,-.1,(V.ilc.) Кроме того, уменьшаетс врем вычислений в i () . MAb /btcA Пусть t 2tc; тогда введение трех элементов И, триггера, счетчика задержки, счетчика циклов, элемента ИЛИ позвол ют увеличить быстродействие устройства в два раза.