SU830635A1 - Цифровой фильтр - Google Patents

Description

(54) ЦИФРОВОЙ ФИЛЬТР

1 .

Изобретение относитс  к вычислительной технике и предназначено дл  цифровой фильтрации сигналов.

Известен аналого-цифровой фильтр, в котором примен етс  преобразование двоичных КОДОВ в случайные последовательности с помощью блоков веро тностного округлени . Применение веро тностно-импульсного кодировани  позволило существенно упростит аппаратурную реализацию аналогового фильтра, в частности дл  умножени  используетс  элемент Равнозначность, дл  сложени  - элемент 2И-ИЛИ, а интегрирование осуществл етс  с помощью реверсивного счетчика импуль-t сов 1.

Недостатком данного устройства  вл етс  значительна  погрешность интегрировани , обусловленна  стохастической структурой последовательностей на входе счетчика.

Наиболее близким по технической сущности  вл етс  цифровой фильтр, . который содержит два блока умножени , элемент задержки, регистры коэффициентов и регистратор отсчетов входного сигнала, подключенные соответственно ко входам блоков умножени , сумматор, соединенный входами

с выходами блоков умножени , а выходом со входом элемента задержки 2.

Недостаток данного цифрового фильтра заключаетс  в.большой сложности его аппаратурной реализации.

Цель изобретени  - упрощение цифрового фильтра.

Поставленна  цель достигаетс  тем, что цифровой фильтр, содержащий

регистр отсчетов входного сигнала, вход которого  вл етс  входом фильтра , два регистра коэффициентов, выходы которых соединены соответственно с первыми входами двух блоков умножени , выходы которых соединены соответственно с первым и вторым входами сумматора, выход которого через элемент задержки св зай со вторым входом первого блока умноже 1и , второй вход второго блока умноженин , соединен с выходом регистра отсчетов входного сигнала, содержит регистр сдвига, две .группы элементов И,причем одни выходы регистра

сдвига подключены соответственно

к третьему и четвертому входам сумматора и к первым входам элементов И первой и второй групп, выходы которых соединены соответственно с третьими

и четвертыми входами первого и второго умножителей, выходы элементов И первой группы соединены со вторым входом элемента задержки.

При этом сумматор содержит сумматор по модулю два, входы которого  вл ютс  третьим и четвертым входами сумматора соответственно, а выкЬды - подключены к первым входам элементов И, вторые входы которых  вл ютс  первым и вторым входами сумматора соответственно, выходы элемен .тов И подключены соответственно к первому и второму входам элемента ИЛИ, выход которого  вл етс  выходом сумматора.

На чертеже представлена блок-схема цифрового фильтра.

Схема содержит регистры 1 и 2 коэффициентов , регистр 3 отсчетов входного сигнала, блоки 4 и 5 умножени , регистр б сдвига (с обратной св зью) две группы элементов И 7 и 8 . Блок 4 умножени  содержит коммутаторы 9 и 10, элемент Равнозначность 11, блок 5 - коммутаторы 12 и 13 и элемент Равнозначность 14, кроме того, схема содержит сумматор 15, состо щий из элемента ИЛИ 16, двух элементов И17 и 18, сумматора 19 по модулю два, элемент 2С задержки на интервал диск1эетизации. Группа элементов И 7, подключенна  входами к выходам регистра б сдвига, а выходами ко вторым входам коммутаторов 9 и 13 первые входы которых соединены с выходами регистров 2 и 3, составл ют преобразователь двоичного числа регистров 2 и 3 в псевдослучайную последовательность . С аналогичными св з ми группа элементов И 8, коммутаторы 10 и 12, регистр 1 составл ет преобразователь двоичного числа регистра 1 в псевдослучайную последовательность, Элемент Равнозначность 11 с входами, подключенными к выходам коммутаторов 9 и 10, выполн ют роль умножител  в блоке 4 умножени . В блоке 5 умножени  роль умножител  выполн ет элемент Равнозначность 14, входы которого соединены с выходами коммутаторов 12 и 13. В сумматоре 15 элемент ИЛИ 16 подключен входами к выходам элементов И 17 и 18, первые входы которых соединены с выходами элементов Равнозначность 11 и 14, а вторые входы с пр мым и инверсным выходами сумматора по модулю два, подключенного входами к выходам всех разр дов регистра б сдвига.

Цифровой фильтр работает следующим образом.

На выходах регистра 6 сдвига генерируютс  псевдослучайные последовательности , которые поступают на входы элементов И 7 и 8. Последовательности с выходов элементов И 7 и 8 поступают на первые входы коммутаторов ,12 и 13, ко вторым входам которых подключены выходы разр дов регистров 1,2,3. Последовательности с выходов коммутаторов 9,10 12 и 13 поступают на входы элементов 11 и 14, с выходов которых на первые рходы элементов И 17 и 18 . На вторые входы элементов И 17 и 18 подаютс  несовместные последовательности с пр мого и инверсного выходов сумматора 19 по модулю два, причем эти последовательности некоррелированы

с последовательност ми с выходов элементов Равнозначность 11 и 14. Формируемые на выходах элементов И 17 и 18 несовместные последовательности подаютс  на входы элемента ИЛИ 16. Последовательность с выхода элемента ИЛИ 16 представл ет собой сумму двух чисел с весовым коэффициентом 1/2.

Данный цифровой фильтр выгодно отличаетс  от известного тем, что уменьшает аппаратурные затраты при сохранении заданной точности.

Claims (2)

1.Цифровой фильтр, содержащий регистр отсчетов входного сигнала, вход которого  вл етс  входом фильтра , два регистра коэффициентов, выходы которых соединены соответственно с первыми входами двух блоков умножени , выходы которых соединены соответственно с первым и вторым входами сумматора, выход которого через элемент задержки св зан со вторым входом первого блока умножени , второй вход второго блока умножени  соединен с выходом регистра отсчетов входного сигнала, отличающийс  тем, что, с целью упрощени  устройства, фильтр содерж регистр сдвига, две группы элементов И, причем одни выходы регистра сдвига подключены соответственно к третьему и четвертому входам сумматора и к первым входам элементов И первой и второй групп, выходы котор соединены соответственно с третьими

и четвертыми входами первого и второго умножителей, выходы элементов И первой группы соединены со вторым входом элемента задержки.

2.Фильтр по п. 1, отличающийс  тем, что сумматор содержит сумматор по модулю два, входы которого  вл ютс  третьим и четвертым входами cyivwaTopa соответственно , а выходы - подключены к первым входам элементов И, вторые входы которых  вл ютс  первым и вторым входами сумматора соответственно, выходы элементов И подключены соответственно к первому и второму

входам элемента ИЛИ, выход которого  вл етс  выходом сумматора.

Источники информации, прин тые во внимание при экспертизе

1.Авторское свидетельство СССР № 634286, кл. G 01 F 15/34, 1974.

2.Гольденберг Л.М. Цифровые фильтры. М., Св зь 1974 (прототип ) .