SU1022326A1 - Устройство дл синхронизации шумоподобных сигналов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ШУМОПОДОБНЫХ СИГНАЛОВ, содержащее объединенные по первому входу два перемножител , к вторым входам которых подключены выходы генератора опорного напр жени , при этом выход первого перемножител  через последовательно соединенные первый интегратор и первый аналого-цифровой преобразователь подключен к входу первого регистра сдвига и первому входу первого сумматора, к второму входу которого подключен выход первого регистра сдвига, а выход второго перемножител  через последовательно соединенные второй интегратор и второй аналого-цифровой преобразователь подключен к входу второго регистра сдвига и первому входу второго сумматора, к второму входу которого подключен выход второго регистра сдвига, а также генератор псевдослучайной последовательности , тактовый генератор, решающий блок, третий сумматор, выход которого подключен к входу первого накопител  и через первый цифро-аналоговый преобразователь к входу первого квадратора, четвертый сумматор, выход которого подключен к входу второго накопител  и через второй цифро-аналоговый преобразователь к входу второго квадратора, выход которого, а также выход первого квадратора подключен к входам п того сумматора, отличающеес  тем, что, с целью упрощени  устройства путем исключени  модул тора сигналов, накопителей , сумматоров и коммутатора, в него введены третий и четвертый перемножители, два переключател , два счетчика, блок сравнени , ключ и последовательно соединенные элемент И, делитель, формирователь импульсов , элемент задержки и элемент ИЛИ, выход которого через генератор псевдослучайной последовательности подключен к первым входам третьего и четвертого перемножителей , к вторым входам которых подключены соответственно выходы первого и второго сумматоров, а выходы третьего и четвертого перемножителей подключены соответственно к первым входам третьего и четвертого сумматоров, к вторым входам которых 9 подключены выходы первого и второго пересл ключателей, при этом выход тактового генератора подключен к тактовым входам первого и второго накопителей, входу первого счетчика и второму входу элемента ИЛИ, первый вход которого объединен с входом второго счетчика, выходы которого подключены к входам блока сравнени , а выходы первого счетчика подключены к другим входам блока сравнени  и входам элемента И, tc выход которого подключен к тактовым нхоtS3 дам первого и второго регистров сдвига, причем выход блока сравнени  подключен СА:) к управл ющему входу ключа и черей одN5 новибратор к управл ющим входам первоО5 го и второго переключателей, первые входы которых объединены, а к вторым входам первого и второго переключателей подключены соответственно выходы первого и второго накопителей, при этом выход п того сумматора подключен к входу ключа, выход которого соединен с входом решающего блока.

Description

Изобретение относитс  к радиотехнике и может быть использовано в системах св зи различного назначени , преимущественно с низкоскоростной передачей шумоподобных сигналов (ШПС), требующих ускоренной синхронизации в услови х мощных помех .

Известно устройство дл  синхронизации ШПС, содержащее два перемножител , генератор несущей частоты, два интегратора, два квантовател , генератор тактовых импульсов , два накопител , регистр сдвига, весовую матрицу, манипул тор, циклические накопители, коммутатор, цифро-аналоговые преобразователи, квадраторы и решающий блок 1.

Данное устройство неэффективно в низ коскоростных системах св зи из-за больщой сложности.

Наиболее близким к предлагаемому  вл етс  устройство дл  синхронизации ШПС, содержащее объединенные по первому входу два перемножител , к вторым входам которых подключены соответствующие выходы генератора опорного напр жени ,, а также сумматор, к выходам которого подключены выходь квадраторов, два интегратора , два аналого-цифровых преобразовател , два цифро-аналоговых преобразовател , модул тор сигналов, коммутатор, рещающий блок, два регистра сдвига, N накопителей, N + 2 дополнительных сумматоров 2.

Однако известное устройство в низкоскоростных системах неэффективно из-за большой сложности модул тора сигналов и коммутатора, а также большого числа накопителей и сумматоров.

, Цель изобретени  - упрощение устройства путем исключени  модул тора сигналов , накопител , сумматоров и коммутатора. Дл  достижени  поставленной цели в устройство дл  синхронизации шумоподобных сигналов, содержащее объединенные по первому входу два перемножител , к вторым входам которых подключены выходы генератора опорного напр жени , при этом выход первого перемножител  через последовательно соединенные первый интегратор и первый аналого-цифровой преобразователь подключен к входу первого регистра сдвига и первому входу первого сумматора, к второму входу которого подключен выход первого регистра сдвига, а выход второго перемножител  через последовательно соединенные второй интегратор и второй аналогоцифровой преобразователь подключен к входу второго регистра сдвига и первому входу второго сумматора , к второму входу которого подключен выход второго регистра сдвига , а также генератор псевдослучайной последовательности , тактовый генератор, решающий блок, третий сумматор, выход которого подключен к входу первого накопител  и через первый цифро-аналоговый преобразователь к входу первого квадратора, четвертыи сумматор, выход которого подключен к входу второго накопител  и через второй цифро-аналоговый преобразователь к входу второго квадратора, выход которого, а также выход первого квадратора подключены к входам п того сумматора, введены третий и четвертый перемножители, два переключател , два счетчика, блок сравнени , ключ и последовательно соединенные элемент И, делитель , формирователь импульсов, элемент

задержки и элемент ИЛИ, выход которого через генератор псевдослучайной последовательности подключен к первым входам третьего и четвертого перемножителей, к вторым входам которых подключены соответственно выходы первого и второго сумматоров, а выходы третьего и четвертого перемножителей подключены соответственно к первым входам третьего и четвертого сумматоров, к вторым входам которых подключены выходы первого и второго переключателей, при

этом выход тактового генератора подключен к тактовым входам первого и второго накопителей , входу первого счетчика и второму входу элемента ИЛИ, первый вход которого объединен с входом второго счетчика, выходы которого подключены к входам блока

сравнени , а выходы первого счетчика подключены к другим входам блока сравнени  и входам элемента И, выход которого подключен к тактовым входам первого и второго регистров сдвига, причем выход блока сравнени  подключен к управл ющему входуключа и через одновибратор к управл ющим входам первого и второго переключателей , первые входы которых объединены, а к вторым входам первого и второго переключател  подключены соответственно выходы первого и второго накопителей, при этом

выход п того сумматора подключен к входу ключа, выход которого соединен с входом решающего блока.

На фиг. 1 изображена структурна  электрическа  схема устройства; на фиг. 2 -

временные диаграммы, по сн ющие его работу.

Устройство содержит первый 1 и второй 2 перемножители, генератор 3 опорного напр жени , первый 4 и второй 5 интеграторы,

первый 6 и второй 7 аналого-цифровь1е преобразователи , первый 8 и второй 9 регистры сдвига, первый 10 и второй 11 сумматоры, третий 12 и четвертый 13 перемножители, третий 14 и четвертый 15 сумматоры, первый 16 и второй 17 накопители, первый 18

и второй 19 переключатели, первый 20 и второй 21 цифро-аналоговые преобразователи, первый 22 и второй 23 квадраторы, п тый сумматор 24, ключ 25, решающий блок 26, генератор 27 псевдослучайной последовательности (ПСП), тактовый генератор 28,

элемент 29 задержки, элемент ИЛИ 30, первый счетчик 31, формирователь 32 импульсов , делитель 33, элемент И 34, блок 35

сравнени , второй счетник 36 и одновибратор 37.

Предлагаемое устройство работает следующим образом.

Поступающа  на вход устройства смесь сигнала и помехи перемножаетс  в первом 1 и втором 2 перемножител х с синусоидальным к косинусоидальным опорными напр жени ми, поступающими с генератора 3 опорного напр жени . Сигналы с первого 1 и второго 2 перемножителей интегрируютс  первым 4 и вторым 5 интеграторами соответственно в интервалах дискрет (где Тэ - длительность элементарного символа ШПС), причем дискреты первого и второго каналов смещены по времени на х/2 несущего колебани . Полученные аналоговые значени  интегралов перевод тс  в цифровую форму аналого-цифровыми преобразовател ми 6 и 7 и последовательно поступают в первый 8 и второй 9 регистрь сдвига и первый 10 и второй 11 сумматоры . Сдвиги в этих регистрах производ тс  одновременно с помощью импульсов, поступающих с выхода элемента И 34 на тактовые входы регистров 8 и 9 сдвига. В сумматорах 10 и 11

.складываютс  текущие Значени  интегралов и вычитаютс  задержанные по времени в регистрах 8 и 9 на длительность элементарного символа ШПС. Таким образом, в первом 10 и вторым 11 сумматорах подобно скольз щему движку накапливаютс  на каждом такте значени  интегралов произведени  входного сигнала и напр жений несущей частоты в интервале элементарного символа.

. Полученные значени  перемножаютс  в третьем 12 и четвертом 13 перемножител х на -Ы или -1 в соответствии с псевдослучайной последовательностью, получае мой с выхода генератора 27 псевдослучайной последовательности, и поступают на первые входы третьего 14 и четвертого 15 сумматоров, на вторые входы которых поступают числа, записанные в последних разр дах первого 16 и второго 17 накопител .

В третьем 14 и четвертом 15 сумматорах и первом 16 и втором 17 накопител х происходит вычисление квадратурных составл ющих взаимокоррел ционной функции (ВКФ) входной смеси и копий сигналов с дискретностью &. Эти значени  преобразуютс  в аналоговую форму первым 20 и вторым 21 цифро-аналоговыми преобразовател ми , возвод тс  в квадрат первым 22 и вторым 23 квадраторами, попарно суммируютс  п тым сумматором 24 и через ключ 25 поступают в рещающий блок 26, который по превыщению порога и (или) по максимальному значению ВКФ формирует синхроимпульсы .

Процесс работы генератора 27 ПСП, а также накоплени  значений ВКФ ио сн етс  с помощью диаграмм, изображенных на фиг. 2 дл  случа  ш 4, т.е. измер етс  четыре значени  ВКФ на длительности элементарного символа ШПС. Импульсы тактового генератора .28 частоты f-p тЫ/Тэ (фиг. 2 а) поступают через элемент, ИЛИ 30 на тактовые входы генератора 27 ПСП и первого счетчика 31 емкостью N. В момент t(, и через каждые последующие серии N импульсов, поступающие на счетчик 31, на выходах его разр дов будут по вл тьс  единичные импульсы. При этом на выходе элемента И 34 также по вл ютс  единичные импульсы (фиг. 26). Частота этих импульсов делитс  на m в делителе 33, а импульсы (фиг. 2в), полученные в результате дифференцировани  в формирователе 32 импульсов передних фронтов выходного напр жени  делител  33, задерживаютс  в элементе 29 задержки на величину, меньщую 1/f.p (фиг. 2г), и поступают через элемент 30 в генератор 27 ПСП. Таким образом , через интервалы, равные длительности элементарного символа, на тактовый вход генератора 27 ПСП поступает импульс дополнительно к импульсам тактового генератора 28. В соответствии с этим фаза генератора ПСП в начале каждого нового цикла длительностью т будет мен тьс  на один щаг по отнощению к предыдущему циклу, т.е. число сдвигов в генераторе 27 ПСП в каждом цикле будет на один больще, чем сдвигов в накопител х 16 и 17, на тактовые входы которых поступают импульсы только с выхода тактового генератора 28. Через N таких циклов или через врем  Т, равное длительности сигнала, начальна  фаза генератора 27 ПСП станет такой же, как в момент ti. При этом числа, записанные в первый и второй счетчики31 и 36, совпадут и на выходе 35 сравнени  по витс  импульс (фиг. 2д), который откроет ключ 25 и в рещающий блок 26 поступит значение ВКФ с выхода п того сумматора 24 (фиг. 2 е). Этот и1у1пульс задерживаетс  в одновибраторе 37 и подключает первый 18 и второй 19 переключатели к нулевой щине, обеспечива  обнуление разр дов накопителей, с которых на предыдущем такте была считана информаци . В конце цикла во второй счетчик 36 запищетс  единица, цоступивща  с элемента 29 задержки (фиг. 2 г), и процесс считывани  и обнулени  на следующем цикле задержитс  на один такт и т.д.

Таким образом, устройство обеспечивает работу в низкоскоростных системах при одновременном упрощении.

ff

/

ИЗ

Claims (1)

1. УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ШУМОПОДОБНЫХ СИГНАЛОВ, содержащее объединенные по первому входу два перемножителя, к вторым входам которых подключены выходы генератора опорного напряжения, при этом выход первого перемножителя через последовательно соединенные первый интегратор и первый аналого-цифровой преобразователь подключен к входу первого регистра сдвига и первому входу первого сумматора, к второму входу которого подключен выход первого регистра сдвига, а выход второго перемножителя через последовательно соединенные второй интегратор и второй аналого-цифровой преобразователь подключен к входу второго регистра сдвига и первому входу второго сумматора, к второму входу которого подключен выход второго регистра сдвига, а также генератор псевдослучайной последовательности, тактовый генератор, решающий блок, третий сумматор, выход которого подключен к входу первого накопителя и через первый цифро-аналоговый преобразователь к входу первого квадратора, четвертый сумматор, выход которого подключен к входу второго накопителя и через второй цифро-аналоговый преобразователь к входу второго квадратора, выход которого, а также выход первого квадратора подключен к вхо- дам пятого сумматора, отличающееся тем, что, с целью упрощения устройства путем исключения модулятора сигналов, накопителей, сумматоров и коммутатора, в него введены третий и четвертый перемножители, два переключателя, два счетчика, блок сравнения, ключ и последовательно соединенные элемент И, делитель, формирователь импульсов, элемент задержки и элемент ИЛИ, выход которого через генератор псевдослучайной последовательности подключен к первым входам третьего и четвертого перемножителей, к вторым входам которых подключены соответственно выходы первого и второго сумматоров, а выходы третьего и четвертого перемножителей подключены соответственно к первым входам третьего и четвертого сумматоров, к вторым входам которых g подключены выходы первого и второго пере- “ ключателей, при этом выход тактового генератора подключен к тактовым входам первого и второго накопителей, входу первого счетчика и второму входу элемента ИЛИ, первый вход которого объединен с входом второго счетчика, выходы которого подключены к входам блока сравнения, а выходы первого счетчика подключены к другим входам блока сравнения и входам элемента И, выход которого подключен к тактовым входам первого и второго регистров сдвига, причем выход блока сравнения подключен к управляющему входу ключа и через одновибратор к управляющим входам первого и второго переключателей, первые входы которых объединены, а к вторым входам первого и второго переключателей подключены соответственно выходы первого и второго накопителей, при этом выход пятого сумматора подключен к входу ключа, выход которого соединен с входом решающего блока.