SU1120343A1 - Функциональный преобразователь - Google Patents

Abstract

ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий блок пам ти и счетчик адреса, счетный вход которого соединен с тактовым входом преобразовател  и тактовым входом блока пам ти , адресный вход которого подключен к выходу счетчика адр1еса, отличающийс  тем, что, с целью сокращени  аппаратурных затрат за счет использовани  одноразр дного блока пам ти,, он содержит реверсивный счетчик функции, реверсивный двоичный умножитель, триггер режима , два элемента И и элемент ИЛИ, причем блок пам ти вьшолнен одноразр дным , выход блока пам ти подключен к первому входу первого элемента И, второй вход и выход которого соединены соответственно с инверсным выходом триггера режима и первым входом элемента ИЛИ, выход которого соединен со счетным входом реверсивного счетчика функции, выход которого соединен с выходом преобразовател  и управл кнцим входом реверсивного двоичного умножител , тактовый вход и выход которого соединены соответственно с тактовым входом преобразовател  и первым входом второго элемента И, выход которого соединен с вторым входом элемента ИЛИ и информа191онным входом блока пам ти, вход задани  режима записи - считывани  которого соединен с пр мым выходом триггера режима, вторым входом второго элемента И и входами управлени  -реверсом реверсивного счетчика функции, реверсивного двоичного умножител  и счетчика адреса, счетный вход триггера режима соеди нен с входом задани  режима преобразовател .

Description

Изобретение относитс  к гибридным ( вычислительным средствам систем управлени  и измерительных систем и может быть использовано как дл  воспроизведени  функций значени  кода, заданного в дискретные моменты времени в промежутках между этими моментами, так и в качестве блока управлени  специализированных устройств при обработке непрерывных процессов.

Известен цифро-частотный функциональный генератор, содержащий счетчик , двоичный умножитель, линию обратной св зи, по которой подаетс  частотна  зависимость единиц и нулей til

Недостатком такого устройства  вл етс  то, что при реверсе воспроизводимой зависимости возникают ситуации , названные нереверсируемыми: при обратном коде траектори  значений функций не совпадает с пр мой траекторией.

Наиболее близким к изобретению  вл етс  устройство, содержащее счет чик и блок пам ти, причем вход счетчика и управл ющий вход блока пам ти объединены и подключены к тактовому входу устройства, разр дные выходы счетчика соединены соответственно с адресньми входагчи блока пам ти. Каждое слово, записанное в блоке пам ти с требуемой разр дностью h , такт за тактом по адресному коду t , считываетс  из блока пам ти как в пр мом , так и в обратном направлени х 2 Недостатком известного устройства  вл етс  большой объем оборудовани . Так, например, при воспроизведении экспоненты при п 11(где п - разр дность числа) и емкости микросхем 1024 X 1 бит схема устройства содержит около 190 корпусов. Цель изобретени  - сокращение аппаратурных затрат за счет использовани  одноразр дного блока пам ти. Поставленна  цель достигаетс  тем, что функциональный преобразователь , содержащий блок пам ти и счетчик адреса, счетный вход которого соединен с тактовым входом преобразовател  и тактовым входом блока пам ти , адресный вход которого подключен к выходу счетчика адреса, содержит реверсивный счетчик функции, реверсивный двоичный умножитель, триггер режима, два элемента И и элемент ИЛИ, причем блок пам ти вьтолнен одноразр дным , выход блока пам ти подключен к первому входу первого элемента И, второй вход и выход которого соединены соответственно с инверсным вьЕходом триггера режима и первым входом элемента ИЛИ, выход которого соединен со счетным входом реверсивного счетчика функции, выход которого соединен с выходом преобразовател  и управл ющим входом реверсивного двоичного умножител , тактовьй вход и выход которого соединены соответственно с тактовым входом преобразовател  и первым входом второго элемента И, выход которого соединен с вторым входом элемента ИЛИ и информационным входом блока пам ти, вход задани  режима записи - считывани  которого соединен с пр мым выходом триггера режима, вторым входом второго элемента И и входами управлени  реверсом реверсивного счетчика функции, реверсивного двоичного умножител  и счетчика адреса, счетный вход триггера режима соединен с входом задани  режима преобразовател , На чертеже представлена блок-схема преобразовател . Функциональный преобразователь содержит счетчик 1 адреса, реверсивный счетчик 2 функции, .реверсивный, двоичный умножитель 3, одноразр дньш блок 4 пам ти, триггер 5 режима, элементы И 6 и 7, элемент ИЛИ 8, тактовьй вход 9, вход 10 задани  режима и выход 11. Устройство рабсутает следующим образом. В каждом такте в случае пр мой развертки одноразр дное значение приращени  по обратной св зи поступает с выхода реверсивного двоичного умножител  3 через элемент И 6, которьй открыт триггером 5 режима, постзтает на информационный вход блока 4 пам ти,а через- элемент ИЛИ 8 подаетс  на сложение в счетчик 2, в котором формируетс  выходна  функци . При реверсе (обратном ходе) триггер 5 режима закрывает злемент И 6, октрывает элемент И 7, переключает блок 4 пам ти на считывание И реверсирует двоичный умножитель 3 и счетчики 1 и 2. В этом случае приращение (нуль или единица) передаетс  из блока пам ти через элемент И 7 и элемент ИЛИ 8 на вычитание в счетчике 2 функции, в котором вое311 производ тс  значени  функции в обрат ном направлении. Таким образом, в предлагаемом устройстве достигнута экономи  оборудовани  за счет перехода от запоминани  многоразр дных чисел к одноразр дным ценой введени  несложного по оборудованию генератора функций. В предлагаемом устройстве в качестве блока 3 может быть использован любой гене1ратор приращений функции, выполненный как часть схемы цифрового аналога дл  воспроизведени  зависимостей. По сравнению с другими способами 3 обеспечени  точности реверса развертывающего функционального преобразовател  с помощью выделени  и запоминани  нереверсируемых ситуаций предлагаемое устройство  вл етс  более универсальным: структура устройства оказываетс  инвариантной относительно вида непрерывной функции (с различной реализацией блока 3), в то врем  как в устройствах с запоминанием нереверсируемых ситуаций алгоритм выделени  этих ситуаций и схема включени  соответствующих блоков завис т от типа функции.

П

9

о-

о-

Claims (1)

1. ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий блок памяти и счетчик адреса, счетный вход которого соединен с тактовым входом преобразователя и тактовым входом блока памяти, адресный вход которого подключен к выходу счетчика адреса, отличающийся тем, что, с целью сокращения аппаратурных затрат за счет использования одноразрядного блока памяти, , он содержит реверсивный счетчик функции, реверсивный двоичный умножитель, триггер режи- ма, два элемента И и элемент ИЛИ, причем блок памяти выполнен одноразрядным, выход блока памяти подключен к первому входу первого элемента И, второй вход и выход которого соединены соответственно с инверсным выходом триггера режима и первым входом элемента ИЛИ, выход которого соединен со счетным входом реверсивного счетчика функции, выход которого соединен с выходом преобразователя и управляющим входом реверсивного двоичного умножителя, тактовый вход и выход которого соединены соответственно с тактовым входом преобразователя и первым входом второго § элемента И, выход которого соединен с вторым входом элемента ИЛИ и информационным входом блока памяти, вход задания режима записи - считывания которого соединен с прямым выходом триггера режима, вторым входом второго элемента И и входами управления -реверсом реверсивного счетчика функции, реверсивного двоичного умножителя и счетчика адреса, 'счетный вход триггера режима соеди нен с входом задания режима преобразователя .

   1 иго: