SU1134967A1 - Запоминающее устройство - Google Patents
Запоминающее устройство Download PDFInfo
- Publication number
- SU1134967A1 SU1134967A1 SU823480515A SU3480515A SU1134967A1 SU 1134967 A1 SU1134967 A1 SU 1134967A1 SU 823480515 A SU823480515 A SU 823480515A SU 3480515 A SU3480515 A SU 3480515A SU 1134967 A1 SU1134967 A1 SU 1134967A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- control unit
- adder
- amplifier
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
ЗАПОМИНАК |ЕЕ УСТРОЙСТВО, содержащее накопитель, вьтолненный на линии задержки, выход которой соединен с входом корректирующего усилител , и блок управлени , о т л и чающеес тем, что, с целью повышени точности устройства, в него введены сумматоры, коммутатор, ключ и масштабирующий усилитель, выход которого вл етс первым выходом устройства, первый вход масштабирующего усилител соединен с выходом корректирующего усилител и с первым входом первого сумматора, выход которого вл етс вторым выходом устройства, второй вход первого сумматора соединен с выходом ключа, первый-вход которого соединен с первым выходом блока управлени , второй вход ключа вл етс первым входом устройства и соединен с первым входом второго сумматора, выход которого соединен с первым входом коммутатора, второй и третий входы которого соединены с вторым 9 и третьим выходами блока управлени , первыйи второй выходы коммутатора соединены соответственно с входом блока управлени и с входом линии задержки, второй вход второго сумматора вл етс вторым входом устройства , четвертый выход блока управлени соединен с вторым входом масштабирующего усилител . СО 4 СО Ф
Description
1
Изобретение относитс к вьмислительной технике, в частност.и к запоминающим устройствам, и может быть испапьзова.но в устройствах динамического запоминани импульсных сигнапоВо
Известно запоминающее устройство выполненное на основе регистра сдвига и используемое в качестве распределител импульсов ХП .
Основньм недостатком.распределителей , построенных на базе триггеров , вл етс требование посто нства формы импульсов (причем форна импульсов должна быть близка к пр моугольной ) „
Известно также запоминающее устройство ., содержащее накопитепь на лини х задержки., соединенное с уснлителем-инвертором без обратной св зи 12
Однако данное устройство обладает низкой точностью., требуетзаписи сигнала в начале каждого цикла и не позвол ет проводить операции перезаписи сигналов,.
Цель изобретени - повьшекие точности устройства
Поставленна цель достигаетс тем, что в запоминающее зстройство, содержащее накопитель, вьшолненный на линии задержкИ;, выход которой соединен с входом корректирьтощего усилител 5 и блок т шравлени , введены сз мматорьц коммутатор,, клмч и масштабирующий усилительj выход которого вл етс первым выходом устройства , первьй вход масштабирующего усилител соединен с вькодом корректирздощего усилител и с первым входом первого сумматора, выход которого вл етс вторьну выходом устройства, второй вход первого сумматора соединен с выходом ключа, первьй вход которого соединен с первым выходом блока управлени , второй вход ключа вл етс первым входом устройства и соединен с первым входом второго сумматора, выход которого соединен с первым входом коммутатора, второй и третий входы которого соединены с вторым н третьим выходами блока управлени , первый и второй выходы коммутатора соединены соответственно с входом блока управлени и с входом линии задержки, второй вход второго сумматора вл етс вторым
349672
входом устройства, четвертый выход блока управлени соединен с вторым входом масштабирующего усилител .
На фиг.1 изображена функциональ5 на схема предлагаемого устройства, на фиг о 2 функциональна схема блока управлени .
Устройство (фиг,1) содержит сумматоры 1 и 2, коммутатор 3, накопитель на линии 4 задержки, корректирувэщий усилитель 5, масштабирующий усилитель 6, блок 7 управлени и ключ 8.
5 Блок 7 управлени (фиг.2) содержит формирователь 9 импульсов, формирователь 10 временных интервалов, узел 11 св зи, элемент 12 управлени выборОм масштабного коэффициента, элеQ мент 13 управлени ключом 8, узел 14 управлени режимом коммутатора 3.
Устройство работает в четырех режимах: записи, хранени (регенерации ) , сброса и исключени .
5 В режиме записи на Вх 2 устройства подаетс записываемый аналоговьй сигнал произвольной формы, которьш проходит последовательно по цеп м с максимальной задержкой, т.е.
Q соответственно через блоки и элементы 1 , 3 , 4 , 5 и 6 .
В режиме сброса перед поступлением на один из входов (Вх 1 или Вх 2) коммутатор 3 соедин ет сигнальные цепи на один общий выход (не показан ) устройства на врем прохождени сигнала, в результате чего записанный аналоговый сигнал стираетс .
В режиме регенерации (хранени ) запоминающее устройство работает так же, как и в режиме записи, с той лищБ разницей, что аналоговьй сигнал подаетс на вход Вх 1 сумматора 1 данного устройства.
В режиме исключени сигнал проходит последовательно через блоки 3 и 2, т.е. по цеп м с минимальным временем задержки, в результате чего основные блоки устройства исключаютс , в работе не участвуют.
В предлагаемом устройстве блок 7 управлени формирует управл ющие сигналы, обеспечивающие работу запоминающего устройства в требуемых 5 режимах.
Блоки и элементы, вход щие в состав предлагаемого устройства, можно реализовать следующим образом.
Э
Коммутатор 3 и ключ 8 можно выполнить на основе реле, герконов, микросхемных ключей или на обычных коммутаторах, линию 4 задержки - на основе произвольной аналоговой линии задержки (например, ультразвуковой ) , усилители 5 и 6 и сумматоры 1 и 2 - на основе операционных усилителей , охваченных обратными св з ми , причем усилитель 5 должен включать корректирующие цепи и обратные св зи, обеспечивающие равенство единице передаточной функции совокупности каскадно соединен349674
ных блоков 1, 3, 4, 8 и 9. Блок 7 управлени можно вьтолнить, например , на основе микропроцессора или микро-ЭВМ.
5 Использование предлагаемого эапоминакщего устройства в автоматике, вычислительной технике и, в частности , в качестве динамического запоминающего устройства импульсных сигналов произвольной формы в отличие от прототипа позвол ет повысить точность процессов записи, воспроизведени и регенерации (хранени ) записанных сигналов в 2-2,5 раза.
Ж
J
10
/
Claims (1)
- ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, выполненный на линии задержки, выход которой соединен с входом корректирующего усилителя, и блок управления, отличающееся тем, что, с целью повышения точности устройства, в него введены сумматоры, коммутатор,’ ключ и масштабирующий усилитель, вы ход которого является первым выходом устройства, первый вход масштабирующего усилителя соединен с выходом корректирующего усилителя и с первым входом первого сумматора, выход которого является вторым выходом устройства, второй вход пер вого сумматора соединен с выходом ключа, первый· вход которого соединен с первым выходом блока управления, второй вход ключа является первым входом устройства и соединен с первым входом второго сумматора, выход которого соединен с первым входом коммутатора, второй й третий входы которого соединены с вторым и третьим выходами блока управления, первый·и второй выходы коммутатора соединены соответственно с входом блока управления и с входом линии задержки, второй вход второго сумматора является вторым входом устройства, четвертый выход блока управления соединен с вторым входом масштабирующего усилителя.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823480515A SU1134967A1 (ru) | 1982-08-11 | 1982-08-11 | Запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823480515A SU1134967A1 (ru) | 1982-08-11 | 1982-08-11 | Запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1134967A1 true SU1134967A1 (ru) | 1985-01-15 |
Family
ID=21025669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823480515A SU1134967A1 (ru) | 1982-08-11 | 1982-08-11 | Запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1134967A1 (ru) |
-
1982
- 1982-08-11 SU SU823480515A patent/SU1134967A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Путников B.C. Интегральна электроника в измерительных устройствах. Л., Энерги , 1980, с.208212. 2. Патент CUJA № 4140927, кл. Н 03 К 3/353, опублик. 1981 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2268297A (en) | Content addressable memory. | |
US4691302A (en) | Circuit arrangement comprising a matrix-shaped memory arrangement for variably adjustable delay of digital signals | |
SU1134967A1 (ru) | Запоминающее устройство | |
SU1120343A1 (ru) | Функциональный преобразователь | |
SU640300A1 (ru) | Устройство дл хранени и преобразовани информации | |
SU490120A1 (ru) | Устройство дл суммировани | |
SU416891A1 (ru) | ||
SU389519A1 (ru) | Функциональный генератор | |
SU529457A1 (ru) | Вычислительное устройство в системе счислени остаточных классов | |
SU1120318A1 (ru) | Устройство дл вычислени экспоненциальных зависимостей | |
SU1236465A1 (ru) | Устройство дл вычислени тригонометрических функций | |
SU765881A1 (ru) | Аналоговое запоминающее устройство | |
SU1383444A1 (ru) | Асинхронный последовательный регистр | |
SU1075248A1 (ru) | Устройство дл ввода информации | |
SU945903A1 (ru) | Аналоговое запоминающее устройство | |
SU750496A1 (ru) | Многоканальна система дл анализа экстремумов | |
SU501421A1 (ru) | Логическое запоминающее устройство | |
SU1241134A1 (ru) | Устройство преобразовани амплитуды одиночного импульса | |
SU640336A1 (ru) | Логическое устройство дл управлени блоками печати | |
SU1029228A1 (ru) | Запоминающее устройство | |
SU1117809A1 (ru) | Цифровой электропривод посто нного тока | |
SU1089571A1 (ru) | Преобразователь кода Гре в двоичный код и обратно | |
SU394854A1 (ru) | Аналоговый регистр сдвига | |
SU1026163A1 (ru) | Устройство дл управлени записью и считыванием информации | |
SU536599A1 (ru) | Устройство делени числа импульсов |