SU501421A1 - Логическое запоминающее устройство - Google Patents
Логическое запоминающее устройствоInfo
- Publication number
- SU501421A1 SU501421A1 SU2076672A SU2076672A SU501421A1 SU 501421 A1 SU501421 A1 SU 501421A1 SU 2076672 A SU2076672 A SU 2076672A SU 2076672 A SU2076672 A SU 2076672A SU 501421 A1 SU501421 A1 SU 501421A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- group
- inputs
- register
- outputs
- Prior art date
Links
Landscapes
- Memory System (AREA)
Description
1
Изобретение относитс к запоминающим устройствам.
Известно логическое запоминающее устройство , содержащее блоки пам ти, адресные входы которых подключены к регистру адреса, информационные входы через последовательно соединенные элементы «ИЛИ и «И первой группы - к выходам регистра слова и элементов «НЕ, а управл ющие входы через последовательно соединенные элементы «И и «ИЛИ второй группы - к выходам первых и вторых элементов «И третьей грулпы.
Ограниченность области применени такого устройства вызвана невозможностью реализации в устройстве полного набора логических операций.
Предлагаемое устройство отличаетс от известного тем, что в него введены дополнительный регистр слова и дополнительные элементы «НЕ, входы которых подключены к выходам дополнительного регистра слова и информационным входам первых элементов «И третьей группы, а выходы - к информационным входам вторых элементов «И третьей группы.
Это позвол ет расширить область применени устройства.
На чертел е представлена функциональна схема устройства.
Устройство включает в себ блоки 1 пам ти со встроенными в них дешифраторами 2, адресные входы которых подключены к регистру 3 адреса, элементы «ИЛИ 4 и элементы «И 5 и 6 первой группы, элементы «И 7 и элементы «ИЛИ 8 второй группы, первые 9 и вторые 10 элементы «И третьей группы, элементы «НЕ 11, регистр 12 слова, дополнительный регистр 13 слова и дополнительные элементы «НЕ 14. Устройство содержит также управл ющие шины 15 - 18 и шину 19 разрешени записи.
Входы элементов «НЕ 14 подключены к выходам регистра 13 и информационным входам первых элементов «И 9, а выходы - к информационным входам вторых элементов «И 10.
Анализ работы устройства можно провести , представл его как элементарный автомат с двум входами, функци переходов которого с учетом управл ющих сигналов имеет вид
qi(i+l) F(y)-(r,,)/
25
V ( V si) (3- V )
где 9i(+l) - состо ние элемента пам ти в момент времени ();
F(у) - состо ние элемента пам ти в мо30 мент времени t; 3 г, - /; - управл ющие сигналы; X и / - двоичные переменные. Реализуемые таким элементарным автоматом логические операции над переменными X и у при различных его исходных со-5 4 сто ни х и комбинаци х унравл ющих сигналов , полученные из данного )зырал ени , приведены в таблице, где S - сигнал на информационном входе блока пам ти, R - сиг-нал на шине 19.
Работу устройства по сним на примере реализации логической операции «сумма по модулю 2 между двум двоичными переменными X и у. Дл этого на регистр 12 слова считываетс из блоков 1 переменна х, а на дополнительный регистр ,13 - переменна у и устанавливаетс на управл ющих шинах 16, 17 единичное значение сигналов, а на шинах 16, 18 - нулевое. При такой комбинации сигналов на управл ющих щиФормула изобретени
Логическое запоминающее устройство, содержащее блоки пам ти, адресные входы которых подключены к регистру адреса, информационные входы через последовательна соединенные элементы «ИЛИ и «И первой группы - к выходам регистра слова и элементов «НЕ, а управл ющие входы через последовательно соединенные элементы «И и «ИЛИ второй группы - к выходам первых и вторых элементов «И третьей групнах и наличии сигнала на шине 19 содержимое обоих регистров 12, 13 через элементы «НЕ 11 и 14, «И 6, 9, «ИЛИ 4, 8 и «И 7 передаютс в чейку пам ти блоков 1, где
хранитс переменна у, адрес которой устанавливаетс при помощи регистра 3 адреса в дешифраторе 2. Результат операции получаетс в выбранной чейке блоков 1 после окончани режима записи.
пы, отличающеес тем, что, с пелью новыщени информационной емкости устройства , оно содержит дополнительный регистр слова и дополнительные элементы «НЕ, входы которых подключены к выходам дополнительного регистра слова и информационным входам первых элементов «И третьей группы, а выходы - к информационным входам вторых элементов «И третьей группы.
I I
fa rff
/2
-i-J
m ri
ml
Ж
L/J
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2076672A SU501421A1 (ru) | 1974-11-18 | 1974-11-18 | Логическое запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2076672A SU501421A1 (ru) | 1974-11-18 | 1974-11-18 | Логическое запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU501421A1 true SU501421A1 (ru) | 1976-01-30 |
Family
ID=20601194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2076672A SU501421A1 (ru) | 1974-11-18 | 1974-11-18 | Логическое запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU501421A1 (ru) |
-
1974
- 1974-11-18 SU SU2076672A patent/SU501421A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS56134390A (en) | Rom element | |
SU501421A1 (ru) | Логическое запоминающее устройство | |
SU452854A1 (ru) | Запоминающее устройство | |
SU780042A1 (ru) | Логическое запоминающее устройство | |
SU382147A1 (ru) | Запол\инающее устройство | |
SU385317A1 (ru) | Постоянное запоминающее устройство с двумя элементами памяти на разряд | |
SU752467A1 (ru) | Полупосто нное запоминающее устройство | |
SU790017A1 (ru) | Логическое запоминающее устройство | |
SU489124A1 (ru) | Устройство дл регистрации информации | |
SU640300A1 (ru) | Устройство дл хранени и преобразовани информации | |
SU1367042A1 (ru) | Посто нное запоминающее устройство | |
SU437121A1 (ru) | Устройство дл учета движущихс объектов | |
SU507897A1 (ru) | Запоминающее устройство | |
SU743031A1 (ru) | Запоминающее устройство | |
SU964731A1 (ru) | Буферное запоминающее устройство | |
SU1476476A1 (ru) | Буферное запоминающее устройство | |
SU1022220A1 (ru) | Логическое запоминающее устройство | |
SU802959A1 (ru) | Устройство дл сортировки информации | |
SU765878A1 (ru) | Долговременное запоминающее устройство | |
JPS54145444A (en) | Control system of buffer memory | |
SU567221A1 (ru) | Коммутирующее устройство с динамической пам тью | |
SU680062A1 (ru) | Запоминающее устройство с самоконтролем | |
SU474808A1 (ru) | Устройство дл сокращени избыточности информации | |
SU478332A1 (ru) | Устройство программного управлени тернарного цифрового дифференциального анализатора | |
SU781974A1 (ru) | Запоминающее устройство |