SU501421A1 - Логическое запоминающее устройство - Google Patents

Description

1

Изобретение относитс  к запоминающим устройствам.

Известно логическое запоминающее устройство , содержащее блоки пам ти, адресные входы которых подключены к регистру адреса, информационные входы через последовательно соединенные элементы «ИЛИ и «И первой группы - к выходам регистра слова и элементов «НЕ, а управл ющие входы через последовательно соединенные элементы «И и «ИЛИ второй группы - к выходам первых и вторых элементов «И третьей грулпы.

Ограниченность области применени  такого устройства вызвана невозможностью реализации в устройстве полного набора логических операций.

Предлагаемое устройство отличаетс  от известного тем, что в него введены дополнительный регистр слова и дополнительные элементы «НЕ, входы которых подключены к выходам дополнительного регистра слова и информационным входам первых элементов «И третьей группы, а выходы - к информационным входам вторых элементов «И третьей группы.

Это позвол ет расширить область применени  устройства.

На чертел е представлена функциональна  схема устройства.

Устройство включает в себ  блоки 1 пам ти со встроенными в них дешифраторами 2, адресные входы которых подключены к регистру 3 адреса, элементы «ИЛИ 4 и элементы «И 5 и 6 первой группы, элементы «И 7 и элементы «ИЛИ 8 второй группы, первые 9 и вторые 10 элементы «И третьей группы, элементы «НЕ 11, регистр 12 слова, дополнительный регистр 13 слова и дополнительные элементы «НЕ 14. Устройство содержит также управл ющие шины 15 - 18 и шину 19 разрешени  записи.

Входы элементов «НЕ 14 подключены к выходам регистра 13 и информационным входам первых элементов «И 9, а выходы - к информационным входам вторых элементов «И 10.

Анализ работы устройства можно провести , представл   его как элементарный автомат с двум  входами, функци  переходов которого с учетом управл ющих сигналов имеет вид

qi(i+l) F(y)-(r,,)/

25

V ( V si) (3- V )

где 9i(+l) - состо ние элемента пам ти в момент времени ();

F(у) - состо ние элемента пам ти в мо30 мент времени t; 3 г, - /; - управл ющие сигналы; X и / - двоичные переменные. Реализуемые таким элементарным автоматом логические операции над переменными X и у при различных его исходных со-5 4 сто ни х и комбинаци х унравл ющих сигналов , полученные из данного )зырал ени , приведены в таблице, где S - сигнал на информационном входе блока пам ти, R - сиг-нал на шине 19.

Работу устройства по сним на примере реализации логической операции «сумма по модулю 2 между двум  двоичными переменными X и у. Дл  этого на регистр 12 слова считываетс  из блоков 1 переменна  х, а на дополнительный регистр ,13 - переменна  у и устанавливаетс  на управл ющих шинах 16, 17 единичное значение сигналов, а на шинах 16, 18 - нулевое. При такой комбинации сигналов на управл ющих щиФормула изобретени 

Логическое запоминающее устройство, содержащее блоки пам ти, адресные входы которых подключены к регистру адреса, информационные входы через последовательна соединенные элементы «ИЛИ и «И первой группы - к выходам регистра слова и элементов «НЕ, а управл ющие входы через последовательно соединенные элементы «И и «ИЛИ второй группы - к выходам первых и вторых элементов «И третьей групнах и наличии сигнала на шине 19 содержимое обоих регистров 12, 13 через элементы «НЕ 11 и 14, «И 6, 9, «ИЛИ 4, 8 и «И 7 передаютс  в  чейку пам ти блоков 1, где

хранитс  переменна  у, адрес которой устанавливаетс  при помощи регистра 3 адреса в дешифраторе 2. Результат операции получаетс  в выбранной  чейке блоков 1 после окончани  режима записи.

пы, отличающеес  тем, что, с пелью новыщени  информационной емкости устройства , оно содержит дополнительный регистр слова и дополнительные элементы «НЕ, входы которых подключены к выходам дополнительного регистра слова и информационным входам первых элементов «И третьей группы, а выходы - к информационным входам вторых элементов «И третьей группы.

I I

fa rff

/2

-i-J

m ri

ml

Ж

L/J