SU752467A1 - Полупосто нное запоминающее устройство - Google Patents

Description

Изобретение относитс  к вычислкгельной технике и может быть использовано при иаготовлении полупосто нных запоми нающих устройств, примен емых в систем автоматики, телемеханики и контрол  функционировани  радиоэлектро1шой аппаратуры . Известны полупосто нные запоминающие устройства, построенные на основе матричных схем. В качестве буферных устройств, св зывающих их с внешним источником информации, служат либо регистр , либо матрица l и . В подобных запоминающих устройствах инфсрмаци  предварительно накапливаетс  в регистре или матрице, а затем в нужный момент перезаписываетс  в основную матрицу. Недостатком упом нутых полупосто нных запоминающих устройств  вл етс  ра деление во времени процесса записи и считывани  и относительно большое врем перезаписи информации в основную матри цу. Кроме того, перед считыванием информации из накопител  требуетс  дополнительное врем  на проверку достоверности произведенной записи. При применении в качестве буферного устройства регистра, равного по объему пам ти столбцу или строке матрицы, врем , затрачиваемое на перезапись информации в матрице может увеличиватьс  из-за малого быстродействи  внешнего источника информации. Если же в качестве буферного устройства применена матрица, то из-за присущих ей недостатков, например большое количество входов, сбой дешифратора адреса, схемна  чувствительность матрицы к виду информации, запоминающее устройство в целом усложн етс , а его надежность снижаетс . Цель изобретени  - повышение надежности записи информации.. Поставленна  цель достигаетс  тем, что в полупосто нное запоминающее устройство , содержащее регистр адреса, дешифраторы адреса, входы которых подключены к соответствующим шинам управлени , накопитель, входы элементов пам ти KCTOpoio соединен-ы с соответствующими выходаш дешифратора, и усилитель считы1вани , входы которого подключены к сооветствуюшим выходам накопител , ввёдёны стробируемые йлючи-формирователи, управл ющие входы которых подключены к шине управлени , а выходы соединены с соответствующими входами регистра адреса и элементов пам ти накопител  с одинаковым адресом,

На чертеже представлена структурна  схема полупосто нного запоминающего устройства.

Устройство включает в себ  накопитель 1, стробируемые ключи-формирователи 2, регистр 3 адреса, дещифраторы строки 4 и столбца 5, шины 6,7 и 8 управлений дешифраторами, усилитель 9 считывани , шина 10 ввода информации, шины 11, 12 и 13 управлени  ключамиформировател ми , шины 14 вывода 1шформации из матрицы, шина 15 вывода информа1ши из регистра,

В режиме стирани  перед записью

информации на шину управле га   подаетс  команда, по которой все элементы накопител  устанавливаютс  в ноль. Регистр в этом редшме работает независимо от накопител ,

В режиме записи информаци  предварительно вводитс  через шину 1О в регистр 3, Затем на шину 10 подаетс  команда Пр ма  запись, и вс  информаци хранима  в регистре, перезаписываетс  с помощью ключей-формирователей 2 в соответствующие по адресу элементы накопител  1.

В режиме контрол  информаци , аапи санна  в накопителе, провер етс  в еледующем пор дке. По шине 11 в запоминающее устройство подаетс  команда Обратна  запись. При этом информаци  из накопител  перезаписываетс  в регист после чего она выводитс  из регистра

дл  сравнени  с эталонной информацией, наход щейс  во внешнем устройстве, В

св зи с тем, что информаци  из накопител  перезаписываетс  в регистр за один такт, дальнейший процесс контрол  может гфоводитьс  практически независимо от процесса считывани . Точно также независимо от ipotiecca считывани  в матрице Может быть проверена и работа регистра . Дл  этого контроль информации в регистре проводитс  до ее перезаписи из регистра в матрицу.

Основным преимуществом полупосто нного запоминающего устройства  вл етс  пр ма  св зь регистра и элементов пам ти накопител , благодар  чему обеспечиваетс  надежность записи при большо скорости воспроизведени  и перезаписи информации.

Claims (1)

1. Формула изобретени 

   X

   Полупосто нное запоминающее устройство , содержащее регистр адреса, дешифраторы адреса, входы которых подключены к соответствующим шинам управлени  накопитель, входы элементов пам ти которого соединены с соответствующими выходами дешифратора и усилитель счщ-ывани , входы которого подключены к соответствующим выходам накопител , о т- личающеес  тем, что с целью повьш1ени  надежности записи информацл1И оно содержит стробируемые ключи-формирователи , управл ющие входы которых подключены к соответствующей шине управлени , а выходы соединены с соответствующими входами регистра адреса и элементов пам ти накопител  с одинаковы адресом.

   Источники информации, прин тые во внимание при экспертизе

   1,Шигин А, Г, и Дерюгин А, А, 1Ди(}5)овые вычислт-ельные машины М., Энерги , 1975.

   2,Патент США N 374О723, кл. 34О-172.5, за вл, 28,12,7 О опублик, 19.О6.73 (прототип).