SU781974A1 - Запоминающее устройство - Google Patents

Description

. : Изобретение относитс  к вычиспвтельной технике и может быть использовано в вычислительных машинах дл  хранени  информации. Известно запоминакшее устро{1ствО| содержащее блок переключени  адрессю, накопитель, разделенный на группы, кажда  из которых может независимо от Другой принимать; информацию об адресах 1J, Наиболее близким техническим реш6Ш ем к предлагаемому  вл етс  запоминающее устройство, содержащее основные группы элементов И, накопитель, к адресным шсодам подключены выходы первого дешифрато(а, а к первым выходам - первые входы элементов И первой основной группы, управл ющие входы первого деши атрра н регистра адреса под-, ключены к одним вз выходов блока управленв , другие выходы которого соединены с вторыми вьаодами накопител , третьи которого соединены (Г вторыми входами регистра адреса, первые входь1 которого  вл ютс  входами запомннакшего устройства, выходы регистра адреса подключены к входам, первсго и второго ав011 фрато|} ю, выходы элементов И осно ври группы  вжаютс  выходами запоминающего ycTpoecttta, и информшхионные шиныГ2 | . ИэвествЕое устройство позвол ет формиp atb слова переменной длины только на выходе эапомвнакшего устройства, в то врем  как в р {Ш устройств необходимо обеспечить возможность работы со словами aep iQBHoflдлины, поступающими на Ш{ф МШ1Вонные входы, что  вл етс  недост т&ом , ограничива1сши(нд область, его всвот913О1аани . , Цель изобретени  - расширение области применени  за счет обеспечени  вс можеюсти рабоНа {Устройства со словами перемешюй длвны. Поставленна  . цель достигаетс  тем, что В) ааломинакшиее устройство, содержащее основные группы элементов ,И, нако- питель, к адресным входам которого подключены выходы первого дешифратора, в

к первым выходам - первые входы элементов И первой основной группы, управл ющие входы первого- дешифратора и регистра адреса подключены к одним из выходов блока управлени , другие выходы которого соединены с вторыми выходами Нйкопитеп , третьи выходы которого соединены с вторыми входами регистра адреса , первые входы которого  вл ютс  входами запоминающего устройства, выходы {зёгистра адреса подключены к входам первого и второго дешифраторов, выходы элементов И основной группы  вл ютс  выходами запоминающего устройства и информационные шины введены дополнительные группы элементов И, коммутатор режима работы, входные и выходные буферные регистры, причем выходы элементов И дополнительньпс групп подключены к .инфорМ1ационным входам накопител ,

входы элементов И дополнительных групп, кроме первой, подключены через входные буферные регистры к одним вз информационных шнн, к другим информационным ши;нам подключены входы, элементов И первой дополнительной группы, входы выход (ных буферных регистров подключены к соответствующим входам элементов И первой основной группы, а выходы - к входам элементов И основной группы, кроме первой, одни ИЗ выходов коммутатора режима работы соединены с управл ющими входами &пементов И основной группы и выходных буферных регистров, другие - с управл 10й1йм:и входами элементов И дополнвтет ных групп и входных буферных . регистров,- входы коммутатора режима работы подключены к выходам второго деширатсра .

На чертеже представлена функаионапьна  блбкг хема запоминающего устройства Запоминающее устройство Содержит накапитель 1, основную группу элементов И, первый дешифратор {дешифратор адреса) 3, выходы 4 элементов 2 -2и,  вл ющиес  выходами устройства, блок 5 управлени , регистр 6 адреса, входы 7 регистра адреса,  вл к циес  входами устройства , формирователь 8 адреса, образованный блоком 5 управлени , регистром 6 адреса и дешифратором 3, второй дешиф ратор (дешифратор коммутации) 9, коммутатор 1О режима работы, входные буферные регистры 11, выходные буферные рёгнстры 12, дополнительную группу элементов И, входы элементов 1313 И  вл ютс  информационными шинами .14, шину 15 запись, шину 1б считывание .

Запоминающее устройство работает следующим образом.

Переа началом роботы уст навлкваетс  режим работы запись путем подачи разрешающего сигнала на шину 15 или работы считывание путем подачи соответствухицего разрешающего сигнала на шину 16. Далее при считывании информации из накопител  1 выбираетс  слово разр дносгтью равной разр дности одной группы в соотретствиии с адресом, поступающим с первых выходов регистра 6. Это слово записываетс  в любой выходной буферный регистр 12 с последующим считыванием его после формировани  всего слова через соответствуюшие элементы 2 И основной группы или передаетс  непосредственно через элементы 2 И основной группы в завершающем такте формировани заданного формата слова. Последователъность подключени  выходных буферных регистров 12 определ етс  кодом, формируемым на вторых выходах регистра 6 адреса. Код через дешифратор 9 и коммутатор 10 поступает в соответствующие цепи управлени  регистров 12 и элементов 2 И. Таким образом, разр дность выходного слова запоминающего устройства определ етс  суммой разр дов всех элементов И основной группы и формируетс  на выходах 4 запоминающего устройства.

Claims (2)

1. При записи инфqpмaпии в накопитель 1 пр адресу, поступающему с первых выходов регистра 6, во входные -буферные регистры 11 записываетс  ( ff-l) групп входного слова, а информаци  первой группы , пройд  через элементы И дополнительной группы, записываетс  в накопитель 1 по адресу, сформированному на его адресных шинах. Затем информационное слово, записанное в {И -1) входных буферных регистрах И, последовательно по группам переписываетс  в накопитель 1 по аДресам , сформированным на первых выходах регистра 6 адреса. Последсжательность подключени  регистров 11 определ етс  кодом, формируемым на вторых выходах регистра 6, которы1й через дешифратор 9 и коммутатор 10 поступает в соответствующие цепи управлени  регистров 11 и элементов 13 И. Таким образом, р зр дность входного слова запоминакшего устройства определ етс  суммой разр дов всех э;|ементов И дополнительных групп. Разр ды записываютс  в накопитель 1 в виде fj тслов, разр дность каждого из которых определ етс  разр дностью элементов И одной дополнительной группы. В заломинаюпем устройстве обеспечит веетс  возможность работы со словами переменной длины, что достигаетс  за счет преобразовани  К -р Гзр дж  о входвого слова в ПК/л-разр дных слов (пколичество .групп во входной вл  выходной цепи устройства) и запвсв юс в накопв тель по /Л. адресам, что обеспечиваетс  благодар  введению входных буферных регистров и дополнительных групп алемантоа И, управление последовательностью подключени  которых осуществл етс  коммутатором режима работы; формировани  изЛ К / П Р зр дных слов, записаш1ых в накопитель, одного О -разр дного слова (р ) на выходе запоминакхпего устройства , что обеспечиваетс  благодар  введению выходных буферных регистров и р да новых св зей, управление последовательностью подключени  выходных буферных регистров и элементов И осйовной группы осуществл етс  коммутатором режима работй . Формула изобретевва Запоминакшее устройство, содержащее основные группы элементов И, .накопитель к адресным входам которого под лючевы выходы первого деигафратора, а к первым выходам - первые входы элементов И пер вой ОСЙОВНОЙ группы, управл кз ие ЁХОДЫ первого дешифратора и регистре адреса подключены к одним из выходов бпо&в ynравлени , другие выходы которого соединены с вторыми выходами накопитеп , тре тьи выходы которого соединены с -вторым входами регистра адреса, первый входы которс  о  вл ютс  входами звпоминающег устройства, выходы регистра адреса подключены к входам первого и второго дещн4 аторов , выходы элементов И сх;новкой группы  вл ютс  выходами запоминакацего устройства в информационные шины, о т личаюдцеес  тем, что, с целью расширени  области применени  за счет обеспечени  возможности работы устройства со словами переменной дпины, в него введены дополнительные группы эпементов И, кснймутатор режима работы, входные и выходные буферные регистры, причем выходы элементов И дополнительных групп подключены к информационным входам накопител , входы элементов И дополнительных груп , первой, подключены через входные буферные регистры к одним из инфс мааионйых шин, к другим информационным шинам подключены входы эле ментов И первой дополнительной группы, входы выходных буферных регистров подключены к соответствующим входам эпементов И первой основной группы, а выходы к входам элемейтрв И основной группы, кроме первой, , вз выходов коммутатора , рвжтлй работы соединены с управл tcoiHMK входами элементов И основной группы в выходных буфергалх регистров, йиггне - с у1фвв11 ю1цвмв вход.ами элемеч гов И допопввтельных, групп и ъходных буферный регистр«№, входы коммутатора режима работы подключены квыходам второго деши1 ат ра. Источнике-информации, прин тые во внимавие при экспертизе 1.Патент Японии N 47-26218, кл, 97(7) С О2, кд. 97(7)1)0,15.07,72.
2. 2.Авторское свидетельство -СССР № 49Ol78i кл. Q 11 С 11/ОО, 21.12.73 (прототип).