SU1228146A1 - Запоминающее устройство дл программируемого контроллера - Google Patents

Abstract

Изобретение относитс  к области., вычислительной техники и может быть использовано при построении запоминающих устройств дл  программируемых контроллеров. Цель изобретени  - упрощение устройства и повышение его информационной емкости. В устройстве используют только два формата: байтовый и битовый. Коммутатор адреса позвол ет подавать на адресные входы блока пам ти информацию с адресной шины либо непосредственно (байтовый формат) либо сдвинутую на три разр да (битовый формат). Получаемые в - последнем случае три разр да используютс  дл  управлени  дешифратором и выходным коммутатором данных с целью выбора только необходимых кристаллов в блоке пам ти и коммутации на младший разр д блока двунаправленных ключей требуемого бита из байта4 1 ил. (Л с ю ю сх 4 аь

Description

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам (ЗУ), и может быть использовано при построении ЗУ программируемых контроллеров.

Цель изобретени  - упрощение и повышение информационной емкости устроства .

На чертеже изображена структурна  схема запоминающего устройства дл  программируемого контроллера.

Устройство содержит блок 1 пам ти формирователь 2 сигналов ( вл ющийс  повторителем с открытьм коллекторным выходом), коммутатор -3 адреса, вход- ной А и выходной 5 коммутаторы данных , дешифратор 6, блок 7 двунаправленных ключей, адресную шину 8, образуемую адресным входом устройства, управл ющую шину 9, образуемую управ л ющими входами устройства, управл ющий выход 10, шину 11 данных, образуемую информационными входами и выходами устройства. Устройство также содержит одновибратор 12 и муль- типлексор 13.

Блок пам ти построен на БИС ОЗУ с битовой организацией (например, КР537РУ2). Адресные входы и выходы ЧТЕНИЕ/ЗАПИСЬ БИС ОЗУ объединены па- раллельно, а входы и выходы данных - поразр дно (не показаны). Все входы ВЫБОР КРИСТАЛЛА БИС ОЗУ управл ютс  раздельно.К адресным входам БИС ОЗУ подсоединен один из выходов коммутатора 3 адреса, к входам данных - выходы входного коммутатора А данных, к входам ВЫБОР КРИСТАЛЛА - выходы дешифратора 6, к входу ЧТЕНИЕ/ЗАПИСЬ - один из управл ющих входов устрой- ства, к выходам данных - информационные входы выходного коммутатора 5 данных и, за исключением младшего разр да, входы блока 7 двунаправленных ключей. Блок 7 может быть пост- роен на микросхемах К589АП16.

; Принцип работы устройства чаетс  в следующем.

Коммутатор 3 адреса позвол ет в зависимости от используемого формата подавать на адресный вход блока 1 пам ти информацию с адресной шины 8 либо непосредственно (байтовый формат ), либо сдвинутую на три разр да (битовьш формат). Получаемые в пос- леднем случае три разр да используютс  дл  .управлени  дешифратором 6 и выходным коммутатором 5 данных с

целью выбора только необходимых кристаллов в блоке 1 пам ти и коммутации на младший разр д блока 7 двунаправленных ключей требуемого бита из байта. Три старших разр да адреса , поступающего на блок 1 пам ти, в этом случае фиксированы, т.е. битовый доступ возможеи только к.части всего массива пам ти. Число адресуемых бит определ етс  разр дностью . адресной шины. При байтовом обращении на коммутатор 5 данных и дешифратор 6 поступает с коммутатора 3 адреса фиксированный код дл  обеспечени  коммутации на блок 7 байта полностью. Число адресуемых байт, таким образом, также определ етс  ра:зр дностью адресной шины 8.

Таким образом организуетс  работа ЗУ на двунаправленную шину I1 данных в асинхронных системах (т.е. работа по отклику).

Claims (1)

1. Формула изобретени 

   Запоминающее устройство дл  программируемого контроллера, содержащее блок пам ти, входной и выходной коммутаторы данных и дешифратор, отличающеес  тем, что, с целью упрощени  и повьш1ени  информационной емкости устройства, в него введены мультиплексор, одновибратор, формирователь сигналов, блок двунап- равленньпс ключей и коммутатор адреса, первый вход которого  вл етс  адресным входом устройства, один из выходов соединен с первым входом блока пам ти, другой - с первыми входами дешифратора и выходного коммутатора данных, второй вход которого соединен с выходом блока пам ти и первым входом блока двунаправленных ключей, второй вход блока пам ти подключен к выходу входного коммутатора данных, первый вход которого соединен с одним из выходов блока двунаправленных ключей , выход одновибратора подключен к входу формировател  сигналов и первому входу мультиплексора, вьпсод которого соединен с вторым входом дешифратора, выход которого подключен к третьему входу блока пам ти, выход выходного коммутатора данных соединен с вторым входом блока двунаправленных ключей, выход формировател  сигналов  вл етс  управл ющим выходом устройства, управл ющими входами которого  вл ютс  соответственно третий вход дешифратора, вторые входы коммутатора адреса и входного коммутатора данных, третий вход блока двунаправленных ключей, .вход одновиб- ратора и второй вход мультиплексора, четвертые входы блока двунаправленных

   II

   I

   Ю

   3

   13

   Составитель В.Рудаков Редактор Н.Швыдка  Техред В.Кадар Корректор Е.рошко

   2291/52

   Тираж 543Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4.

   - , 5 х

   12281464

   ключей и блока пам ти и третий вход мультиплексора, другой выход и п тый вход блока двунаправленных ключей  вл ютс  соответственно информационными выходом и входом устройства .

   11

   Р