KR960019715A - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR960019715A KR960019715A KR1019950042415A KR19950042415A KR960019715A KR 960019715 A KR960019715 A KR 960019715A KR 1019950042415 A KR1019950042415 A KR 1019950042415A KR 19950042415 A KR19950042415 A KR 19950042415A KR 960019715 A KR960019715 A KR 960019715A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- circuit
- bus
- lines
- connection
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 230000006870 function Effects 0.000 claims 5
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
고집적 메모리와 여러개의 연산회로를 1칩 상에 실현한 데이타처리에 적합한 반도체장치에 관한 것으로써, 화상 데이타처리와 같이 반복해서 동일한 연산을 하는 경우의 데이타처리시간의 고속화를 도모할 수 있음과 동시에 소비전력을 저감하고, 화상데이타처리 전용 뿐만 아니라 통상의 메모리로써 주기억에도 사용할 수 있거나 또는 화상데이타 처리부분과 통상의 메모리 부분과의 분할사용도 가능한 다용도로 사용할 수 있는 반도체장치를 제공하기 위해, 여러개의 데이타선과 여러개의 워드선의 교차부에 배치된 여러개의 메모리셀을 갖는 메모리셀 어레이, 메모리셀 어레이 내의 다른 여러개의 메모리셀에 기억되어 있는 정보를 워드선과 교차하는 다른 여러개의 데이타선에 리드하기 위해 워드선의 적어도 1개를 선택하는 디코더, 적어도 1개의 연산회로, 연산회로와 메모리셀 어레이 사이의 데이타 전송을 실행하는 데이터전송회로, 적어도 데이타전송회로, 디코더 및 연산회로를 제어하는 제어회로를 1개의 칩에 집적한다.
이것에 이해, 메모리셀 어레이와 연산회로 사이에 마련한 데이타전송회로에 메모리셀로 부터의 데이타의 리드, 메모리셀로의 라이트의 버스를 각각 독립적으로 마련하고, 리드/라이트 동작을 동시에 실행할 수 있도록 구성한 것에 의해 데이타 처리에 걸리는 시간을 단축할 수 있고, 대폭적인 고속화가 가능하게 됨과 동시에 일단 구동시킨 워드선상에 있는 메모리셀 내의 데이타처리를 순차 실행하는 것에 의해 워드선의 구동 회수를 감소시켜 소비전력의 저감을 도모할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 반도체장치의 1실시예를 도시한 기본 구성의 블록도.
Claims (7)
- 여러개의 데이타선과 여러개의 워드선의 교차부에 배치된 여러개의 메모리셀을 갖는 메모리셀 어레이, 상기 메모리셀 어레이 내의 다른 여러개의 메모리셀에 기억되어 있는 정보를 워드선과 교차하는 다른 여러개의 데이타선에 리드하기 위해 워드선의 적어도 1개를 선택하는 디코더, 적어도 1개의 연산회로, 상기 연산회로와 메모리셀 어레이 사이의 데이타 전송을 실행하는 데이타전송회로, 적어도 데이타전송회로, 디코더 및 연산회로를 제어하는 제어회로를 1개의 칩에 집적한 반도체장치에 있어서, 상기 데이타전송회로가 상기 디코더에 의해 선택된 워드선과 교차하는 여러개의 데이타선 중의 일부의 데이타선으로의 라이트와 다른 일부의 데이타선으로 부터의 리드를 적어도 일부 동일 시간 내에 실행할 수 있도록 리드버스와 라이트버스를 각각 독립적으로 갖는 것을 특징으로 하는 반도체장치.
- 제1항에 있어서, 상기 데이타 전송회로는 여러개의 데이타선 중의 소요갯수의 데이타선을 선택해서 상기 데이타선 상에 리드된 각 데이타를 연산회로에 리드하는 기능과 상기 리드기능과는 독립적으로 상기 여러개의 데이타선 중의 소요갯수의 데이타선을 선택해서 상기 데이타선을 거쳐서 연산회로에서 메모리셀로 라이트하는 기능을 갖고 이루어지는 반도체장치.
- 제2항에 있어서, 상기 데이타선 상에 리드된 각 데이타를 연산회로로 리드하는 기능은 리드버스와 각 데이타선 사이에 각각 마련한 상기 제어회로로 부터의 신호에 의해 제어되는 스위치로 이루어지고, 상기 데이타선을 거쳐서 연산회로에서 메모리셀로 라이트하는 기능은 라이트버스와 각 데이타선 사이에 각각 마련한 상기 제어회로로 부터의 신호에 의해 제어되는 스위치로 이루어지는 반도체장치.
- 제1항∼제3항 중 어느 한 항에 있어서, 상기 데이타전송회로는 여러개의 데이타선을 소요갯수씩 분할해서 구성한 여러개의 블럭, 각 블럭에 대해 마련된 1개 또는 1쌍의 리드버스 및 1개 또는 1쌍의 라이트 버스, 각 블럭 내의 각각의 데이타선과 각 블럭의 리드버스 및 라이트버스 사이에 각각 마련한 리드버스로의 접속, 라이트버스로의 접속, 오픈 중 어느 것인가의 접속상태로 상기 제어회로에 의해 제어되는 스위치로 이루어지는 반도체 장치.
- 제4항에 있어서, 상기 데이타전송회로는 상기 각 블럭이 각각 더 적은 갯수씩의 테이타선으로 분할한 소블럭으로 분할됨과 동시에 각 소블럭 내의 각각의 데이타선과 각 소블럭의 리드버스측 및 라이트버스 측에 각각 마련한 리드버스 접속선으로의 접속, 라이트버스 접속선으로의 접속, 오픈중의 어느 것인가의 접속상태로 상기 제어회로에 의해 제어되는 스위치, 각 소블럭의 상기 각 리드버스 접속선과 리드버스 사이에 각각 마련한 상기 제어회로에 의한 온/오프하는 스위치, 각 소블럭의 상기 각 라이트버스 접속선과 라이트버스 사이에 각각 마련한 상기 제어회로에 의해 온/오프하는 스위치로 이루어지는 반도체장치.
- 제1항∼제5항 중 어느 한 항에 있어서, 상기 메모리셀 어레이에 기억된 데이타를 외부에서 직접 액세스하는 기능을 구비해서 이루어지는 반도체장치.
- 워드선, 상기 워드선과 교차하는 제1 및 제2데이타선, 상기 워드선과 제1 및 제2데이타선과의 교점에 각각 마련된 제1 및 제2메모리셀, 연산회로, 상기 연산회로의 입력단자에 접속된 리드버스, 상기 연산회로의 출력단자에 접속된 라이트버스, 상기 제1데이타선과 상기 리드버스 또는 라이트버스의 접속을 실행하는 제1스위치수단, 상기 제2의 데이타선 및 상기 리드버스 또는 라이트버스와의 접속을 실행하는 제2스위치수단을 구비하고, 상기 워드선이 활성화되어 있는 동안에 상기 제1스위치구단은 상기 제1데이타선과 상기 리드버스와의 접속을 실행하고, 상기 제2스위치수단은 상기 제2데이타선과 상기 라이트버스와의 접속을 실행하는 것을 특징으로 하는 반도체장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28766094 | 1994-11-22 | ||
JP94-287660 | 1994-11-22 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020070640A Division KR100389059B1 (ko) | 1994-11-22 | 2002-11-14 | 반도체장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960019715A true KR960019715A (ko) | 1996-06-17 |
KR100380681B1 KR100380681B1 (ko) | 2003-07-18 |
Family
ID=17720085
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950042415A KR100380681B1 (ko) | 1994-11-22 | 1995-11-21 | 반도체장치 |
KR1020020070640A KR100389059B1 (ko) | 1994-11-22 | 2002-11-14 | 반도체장치 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020070640A KR100389059B1 (ko) | 1994-11-22 | 2002-11-14 | 반도체장치 |
Country Status (4)
Country | Link |
---|---|
US (5) | US5657273A (ko) |
KR (2) | KR100380681B1 (ko) |
CN (1) | CN1095123C (ko) |
TW (1) | TW330265B (ko) |
Families Citing this family (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW330265B (en) * | 1994-11-22 | 1998-04-21 | Hitachi Ltd | Semiconductor apparatus |
SG74580A1 (en) | 1996-03-08 | 2000-08-22 | Hitachi Ltd | Semiconductor ic device having a memory and a logic circuit implemented with a single chip |
JP3579205B2 (ja) | 1996-08-06 | 2004-10-20 | 株式会社ルネサステクノロジ | 半導体記憶装置、半導体装置、データ処理装置及びコンピュータシステム |
US6510098B1 (en) * | 1997-05-28 | 2003-01-21 | Cirrus Logic, Inc. | Method and apparatus for transferring data in a dual port memory |
JP4030076B2 (ja) * | 1997-07-18 | 2008-01-09 | ローム株式会社 | 処理機能付記憶装置 |
US6088285A (en) * | 1998-01-20 | 2000-07-11 | Oki Electric Industry Co., Ltd. | Semiconductor memory circuit in which pattern widths of switching circuit and buffers are formed within a pattern width of a column unit |
US6202105B1 (en) * | 1998-06-02 | 2001-03-13 | Adaptec, Inc. | Host adapter capable of simultaneously transmitting and receiving data of multiple contexts between a computer bus and peripheral bus |
US6070200A (en) | 1998-06-02 | 2000-05-30 | Adaptec, Inc. | Host adapter having paged data buffers for continuously transferring data between a system bus and a peripheral bus |
US6298403B1 (en) | 1998-06-02 | 2001-10-02 | Adaptec, Inc. | Host adapter having a snapshot mechanism |
US6252818B1 (en) * | 1999-03-26 | 2001-06-26 | Sandcraft, Inc. | Apparatus and method for operating a dual port memory cell |
JP2000285671A (ja) * | 1999-03-30 | 2000-10-13 | Nec Corp | 半導体メモリ |
JP3881477B2 (ja) | 1999-09-06 | 2007-02-14 | 沖電気工業株式会社 | シリアルアクセスメモリ |
US6615370B1 (en) | 1999-10-01 | 2003-09-02 | Hitachi, Ltd. | Circuit for storing trace information |
US6530047B1 (en) | 1999-10-01 | 2003-03-04 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
US6590907B1 (en) | 1999-10-01 | 2003-07-08 | Stmicroelectronics Ltd. | Integrated circuit with additional ports |
US6633971B2 (en) | 1999-10-01 | 2003-10-14 | Hitachi, Ltd. | Mechanism for forward data in a processor pipeline using a single pipefile connected to the pipeline |
US6701405B1 (en) | 1999-10-01 | 2004-03-02 | Hitachi, Ltd. | DMA handshake protocol |
US7072817B1 (en) | 1999-10-01 | 2006-07-04 | Stmicroelectronics Ltd. | Method of designing an initiator in an integrated circuit |
US6463553B1 (en) | 1999-10-01 | 2002-10-08 | Stmicroelectronics, Ltd. | Microcomputer debug architecture and method |
JP2001142692A (ja) * | 1999-10-01 | 2001-05-25 | Hitachi Ltd | 2つの異なる固定長命令セットを実行するマイクロプロセッサ、マイクロコンピュータおよび命令実行方法 |
US6298394B1 (en) | 1999-10-01 | 2001-10-02 | Stmicroelectronics, Ltd. | System and method for capturing information on an interconnect in an integrated circuit |
US6684348B1 (en) | 1999-10-01 | 2004-01-27 | Hitachi, Ltd. | Circuit for processing trace information |
US6693914B1 (en) | 1999-10-01 | 2004-02-17 | Stmicroelectronics, Inc. | Arbitration mechanism for packet transmission |
US6567932B2 (en) | 1999-10-01 | 2003-05-20 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
US6598128B1 (en) | 1999-10-01 | 2003-07-22 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
US6412047B2 (en) | 1999-10-01 | 2002-06-25 | Stmicroelectronics, Inc. | Coherency protocol |
US6502210B1 (en) | 1999-10-01 | 2002-12-31 | Stmicroelectronics, Ltd. | Microcomputer debug architecture and method |
US7000078B1 (en) | 1999-10-01 | 2006-02-14 | Stmicroelectronics Ltd. | System and method for maintaining cache coherency in a shared memory system |
US6349371B1 (en) | 1999-10-01 | 2002-02-19 | Stmicroelectronics Ltd. | Circuit for storing information |
US6553460B1 (en) | 1999-10-01 | 2003-04-22 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
US6826191B1 (en) | 1999-10-01 | 2004-11-30 | Stmicroelectronics Ltd. | Packets containing transaction attributes |
US6460174B1 (en) | 1999-10-01 | 2002-10-01 | Stmicroelectronics, Ltd. | Methods and models for use in designing an integrated circuit |
US6859891B2 (en) | 1999-10-01 | 2005-02-22 | Stmicroelectronics Limited | Apparatus and method for shadowing processor information |
US6351803B2 (en) | 1999-10-01 | 2002-02-26 | Hitachi Ltd. | Mechanism for power efficient processing in a pipeline processor |
US6574651B1 (en) | 1999-10-01 | 2003-06-03 | Hitachi, Ltd. | Method and apparatus for arithmetic operation on vectored data |
US6601189B1 (en) | 1999-10-01 | 2003-07-29 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
US6629115B1 (en) | 1999-10-01 | 2003-09-30 | Hitachi, Ltd. | Method and apparatus for manipulating vectored data |
US6629207B1 (en) | 1999-10-01 | 2003-09-30 | Hitachi, Ltd. | Method for loading instructions or data into a locked way of a cache memory |
US7260745B1 (en) | 1999-10-01 | 2007-08-21 | Stmicroelectronics Ltd. | Detection of information on an interconnect |
US6542983B1 (en) | 1999-10-01 | 2003-04-01 | Hitachi, Ltd. | Microcomputer/floating point processor interface and method |
US6434665B1 (en) | 1999-10-01 | 2002-08-13 | Stmicroelectronics, Inc. | Cache memory store buffer |
US7793261B1 (en) | 1999-10-01 | 2010-09-07 | Stmicroelectronics Limited | Interface for transferring debug information |
US6598177B1 (en) | 1999-10-01 | 2003-07-22 | Stmicroelectronics Ltd. | Monitoring error conditions in an integrated circuit |
US6449712B1 (en) | 1999-10-01 | 2002-09-10 | Hitachi, Ltd. | Emulating execution of smaller fixed-length branch/delay slot instructions with a sequence of larger fixed-length instructions |
US6918065B1 (en) | 1999-10-01 | 2005-07-12 | Hitachi, Ltd. | Method for compressing and decompressing trace information |
US6546480B1 (en) | 1999-10-01 | 2003-04-08 | Hitachi, Ltd. | Instructions for arithmetic operations on vectored data |
US6496905B1 (en) | 1999-10-01 | 2002-12-17 | Hitachi, Ltd. | Write buffer with burst capability |
US6665816B1 (en) | 1999-10-01 | 2003-12-16 | Stmicroelectronics Limited | Data shift register |
US7266728B1 (en) | 1999-10-01 | 2007-09-04 | Stmicroelectronics Ltd. | Circuit for monitoring information on an interconnect |
US6408381B1 (en) | 1999-10-01 | 2002-06-18 | Hitachi, Ltd. | Mechanism for fast access to control space in a pipeline processor |
US6457118B1 (en) | 1999-10-01 | 2002-09-24 | Hitachi Ltd | Method and system for selecting and using source operands in computer system instructions |
US6557119B1 (en) | 1999-10-01 | 2003-04-29 | Stmicroelectronics Limited | Microcomputer debug architecture and method |
US6732307B1 (en) | 1999-10-01 | 2004-05-04 | Hitachi, Ltd. | Apparatus and method for storing trace information |
US6772325B1 (en) * | 1999-10-01 | 2004-08-03 | Hitachi, Ltd. | Processor architecture and operation for exploiting improved branch control instruction |
US6820195B1 (en) | 1999-10-01 | 2004-11-16 | Hitachi, Ltd. | Aligning load/store data with big/little endian determined rotation distance control |
US6779145B1 (en) | 1999-10-01 | 2004-08-17 | Stmicroelectronics Limited | System and method for communicating with an integrated circuit |
US6928073B2 (en) * | 1999-10-01 | 2005-08-09 | Stmicroelectronics Ltd. | Integrated circuit implementing packet transmission |
US6591369B1 (en) | 1999-10-01 | 2003-07-08 | Stmicroelectronics, Ltd. | System and method for communicating with an integrated circuit |
US6412043B1 (en) | 1999-10-01 | 2002-06-25 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
US6487683B1 (en) | 1999-10-01 | 2002-11-26 | Stmicroelectronics Limited | Microcomputer debug architecture and method |
KR100960518B1 (ko) * | 2001-09-07 | 2010-06-03 | 후지제롯쿠스 가부시끼가이샤 | 데이터 처리 시스템 및 그 제어방법 |
JP4052857B2 (ja) * | 2002-03-18 | 2008-02-27 | 株式会社日立製作所 | 不揮発性半導体メモリアレイ及び該メモリアレイリード方法 |
CN100401371C (zh) * | 2004-02-10 | 2008-07-09 | 恩益禧电子股份有限公司 | 能够实现高速访问的图像存储器结构 |
US7577774B2 (en) * | 2005-05-13 | 2009-08-18 | Texas Instruments Incorporated | Independent source read and destination write enhanced DMA |
US20090129214A1 (en) * | 2005-07-11 | 2009-05-21 | Yasuyuki Tomida | Memory control device |
KR102003894B1 (ko) * | 2012-09-20 | 2019-07-25 | 에스케이하이닉스 주식회사 | 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템 |
JPWO2021053453A1 (ko) | 2019-09-20 | 2021-03-25 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6211977A (ja) * | 1985-07-10 | 1987-01-20 | Toshiba Corp | 画像メモリ |
US4912680A (en) * | 1987-09-03 | 1990-03-27 | Minolta Camera Kabushiki Kaisha | Image memory having plural input registers and output registers to provide random and serial accesses |
JP2837682B2 (ja) * | 1989-01-13 | 1998-12-16 | 株式会社日立製作所 | 半導体記憶装置 |
JP2564943B2 (ja) * | 1989-02-09 | 1996-12-18 | 富士電機株式会社 | 飲料水殺菌装置の塩素発生電極 |
JP2988525B2 (ja) * | 1989-05-31 | 1999-12-13 | 株式会社日立製作所 | 半導体記憶装置 |
JPH0391191A (ja) * | 1989-08-31 | 1991-04-16 | Shimadzu Corp | マルチポートメモリ |
US5640528A (en) * | 1991-10-24 | 1997-06-17 | Intel Corporation | Method and apparatus for translating addresses using mask and replacement value registers |
US5377154A (en) * | 1992-01-31 | 1994-12-27 | Oki Electric Industry Co., Ltd. | Multiple serial-access memory |
DE69230366T2 (de) * | 1992-02-06 | 2000-06-08 | Ibm | Multiport statischer Direktzugriffspeicher mit schnellem Schreibdurchschema |
JP2947664B2 (ja) * | 1992-03-30 | 1999-09-13 | 株式会社東芝 | 画像専用半導体記憶装置 |
JP3304413B2 (ja) * | 1992-09-17 | 2002-07-22 | 三菱電機株式会社 | 半導体記憶装置 |
JP3594626B2 (ja) * | 1993-03-04 | 2004-12-02 | 株式会社ルネサステクノロジ | 不揮発性メモリ装置 |
JPH06274528A (ja) * | 1993-03-18 | 1994-09-30 | Fujitsu Ltd | ベクトル演算処理装置 |
JPH06349281A (ja) * | 1993-06-04 | 1994-12-22 | Fujitsu Ltd | 半導体装置 |
JPH0736778A (ja) * | 1993-07-21 | 1995-02-07 | Toshiba Corp | 画像メモリ |
TW330265B (en) * | 1994-11-22 | 1998-04-21 | Hitachi Ltd | Semiconductor apparatus |
-
1995
- 1995-08-31 TW TW084109114A patent/TW330265B/zh active
- 1995-11-15 US US08/558,778 patent/US5657273A/en not_active Expired - Fee Related
- 1995-11-21 KR KR1019950042415A patent/KR100380681B1/ko not_active IP Right Cessation
- 1995-11-22 CN CN95119759A patent/CN1095123C/zh not_active Expired - Fee Related
-
1997
- 1997-04-01 US US08/831,743 patent/US5835417A/en not_active Expired - Fee Related
-
1998
- 1998-09-22 US US09/158,551 patent/US6111793A/en not_active Expired - Lifetime
-
2000
- 2000-07-11 US US09/614,759 patent/US6195294B1/en not_active Expired - Lifetime
- 2000-12-21 US US09/740,959 patent/US6430089B2/en not_active Expired - Lifetime
-
2002
- 2002-11-14 KR KR1020020070640A patent/KR100389059B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1132875A (zh) | 1996-10-09 |
US5835417A (en) | 1998-11-10 |
KR100389059B1 (ko) | 2003-06-25 |
KR100380681B1 (ko) | 2003-07-18 |
US6195294B1 (en) | 2001-02-27 |
TW330265B (en) | 1998-04-21 |
US6430089B2 (en) | 2002-08-06 |
CN1095123C (zh) | 2002-11-27 |
US20010002177A1 (en) | 2001-05-31 |
US5657273A (en) | 1997-08-12 |
US6111793A (en) | 2000-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960019715A (ko) | 반도체장치 | |
CN1118068C (zh) | 寄存器文件读/写单元 | |
KR950030151A (ko) | 반도체 기억장치 | |
EP0145497B1 (en) | Semiconductor integrated circuit device | |
KR910000388B1 (ko) | 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리장치 | |
KR840005593A (ko) | 모노리식(monolithic) 반도체 메모리 | |
KR880009304A (ko) | Eprom내장 마이크로 컴퓨터 | |
JP2000039985A (ja) | レジスタファイル | |
KR910008424A (ko) | 검사회로를 갖는 반도체 집적회로 장치 | |
JPH06195968A (ja) | 集積半導体メモリ装置 | |
JPH0191526A (ja) | プログラマブル論理素子 | |
JPH0315278B2 (ko) | ||
KR910014938A (ko) | 향상된 di/dt 제어가 가능한 집적회로 메모리 | |
JPS62291788A (ja) | メモリ回路 | |
JP2535911B2 (ja) | 半導体メモリ装置 | |
KR960002347A (ko) | 반도체메모리장치 및 그 컬럼게이팅방법 | |
JPH1145600A (ja) | 複合データテスト回路が簡素化された半導体メモリ装置 | |
JP2708232B2 (ja) | 半導体記憶装置 | |
KR0172369B1 (ko) | 반도체 메모리장치 | |
KR950010847B1 (ko) | 다수개의 제어레지스터 리드/라이트 회로 | |
KR0164818B1 (ko) | 옵션가능한 블럭라이트용 반도체 메모리장치 | |
KR19980070673A (ko) | 반도체 기억장치 | |
KR0172407B1 (ko) | 반도체 메모리 장치의 라이트 드라이버 회로 | |
KR890004327A (ko) | 반도체 집적회로장치 | |
KR100206869B1 (ko) | 워드라인 구동장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
A107 | Divisional application of patent | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070328 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |