KR960002347A - 반도체메모리장치 및 그 컬럼게이팅방법 - Google Patents
반도체메모리장치 및 그 컬럼게이팅방법 Download PDFInfo
- Publication number
- KR960002347A KR960002347A KR1019940012655A KR19940012655A KR960002347A KR 960002347 A KR960002347 A KR 960002347A KR 1019940012655 A KR1019940012655 A KR 1019940012655A KR 19940012655 A KR19940012655 A KR 19940012655A KR 960002347 A KR960002347 A KR 960002347A
- Authority
- KR
- South Korea
- Prior art keywords
- column
- input
- unit array
- response
- array block
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은 그래픽용 메모리와 같이 블럭라이트기능을 포함하는 메모리장치 및 그 컬렘게이팅방법에 관한 것으로, 본 발명은, 적어도 2바이트단위로 데이타의 리드 및 라이트가 이루어지며 블럭라이트기능을 가지는 반도체메모리장치에 있어서, 상기 2바이트중 상측바이트를 지정하는 컬럼어드레스의 입력에 응답하여 액세스되는 비트와 상기 2바이트중 하측바이트를 지정하는 컬럼에드레스의 입력에 응답하여 액세스되는 비트가 혼재하는 단위어레이블럭과, 동일컬럼어드레스의 입력에 응답하여 적어도 2개가 인에이블되는 컬럼선택선과, 상기 적어도 2개의 컬럼선택선을 각각 별도로 제어하기 위한 제어수단을 구비하여, 상기 컬럼어드레스입력에 대응하여 상측바이트용 비트와 하측바이트용 비트를 적어도 동시에 게이팅시킴을 특징으로 하는 반도체메모리장치 및 그 컬렘게이팅방법을 개시하였다. 이를 통해 본 발명은, 컬럼게이팅시 데이타입출력선의 정션로딩문제의 최소화 및 효과적인 바이트단위의 마스킹을 구현할 수 있는 잇점이 있다. 또한 컬럼디코오더를 효율적으로 최대한 공유시킴에 의해 레이-아웃의 용이함을 향상시키고, 또한 그에 따른 칩 점유면적의 축소를 도모하여 집적화의 유리함을 달성하면서 설계자로 하여금 그 효율을 상승시킬 수 있게 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 컬럼게이팅방법에 따라 구현된 단위어레이블럭 및 디코오딩 구성을 개략적으로 보여주는 도면,
제8도는 제4도의 컬럼디코오더 4의 일 실시예를 보여주는 블럭도.
Claims (11)
- 적어도 2바이트단위로 데이타의 리드 및 라이트가 이루어지며 블럭라이트기능을 가지는 반도체메모리장치에 있어서, 상기 2바이트중 상측바이트를 지정하는 컬럼어드레스의 입력에 응답하여 액세스되는 비트와 상기 2바이트중 하측바이트를 지정하는 컬럼에드레스의 입력에 응답하여 액세스되는 비트가 혼재하는 단위어레이블럭과, 동일컬럼어드레스의 입력에 응답하여 적어도 2개가 인에이블되는 컬럼선택선과, 상기 적어도 2개의 컬럼선택선을 각각 별도로 제어하기 위한 제어수단을 구비하여, 상기 상측바이트와 하측바이트를 각각 지정하는컬럼 어드레이스의 입력에 응답하여 상기 단위어레이블럭에 혼재하는 상측바이트용 비트와 하측바이트용 비트가 모두 출력됨을 특징으로 하는 반도체메모리장치.
- 제1항에 있어서, 상기 제어수단이, 상기 동일컬럼어드레스의 입력에 응답하여 상기 상측바이트를 지정하기 위한 컬럼선택선을 인에이블시키는 제1컬럼디코오더와, 상기 동일컬럼어드레스의 입력에 응답하여 상기 하측바이트를 지정하기 위한 컬럼선택선을 인에이블시키는 제2컬럼디코오더를 포함하는 컬럼디코오더로 이루어짐을 특징으로 하는 반도체메모리장치.
- 적어도 2바이트단위로 데이타의 리드 및 라이트가 이루어지며 블럭라이트기능을 가지는 반도체메모리장치에 있어서, 상기 2바이트중 상측바이트를 지정하는 컬럼어드레스의 입력에 응답하여 액세스되는 비트와 상기 2바이트중 하측바이트를 지정하는 컬럼에드레스의 입력에 응답하여 액세스되는 비트가 혼재하는 제1단위어레이블럭과, 상기 제1단위어레이블럭과 동일한 비트구성으로 이루어지는 제2단위어레이블럭과, 상기 제1단위어레이블럭과 제2단위어레이블럭과의 사이에 형성되고 상기 제1단위어레이블럭과 제2단위어레이블럭에 공유되는 제1데이타입출력선쌍과, 상기 제1단위어레이블럭을 사이에 끼고 상기 제1데이타입출력선쌍을 마주본 방향으로 형성되고 적어도 상기 제1단위어레이블럭의 비트를 전송하는 제1데이타입출력선쌍과, 상기 제2단위어레이블럭을 사이에 끼고 상기 제1데이타입출력선쌍을 마주본 방향으로 형성되고 적어도 상기 제2단위어레이블럭의 비틀르 전송하는 제3데이타입출력선쌍과, 상기 제1단위어레이블럭과 상기 제2단위어레이블럭을 선택적으로 지정하는 블럭선택어드레스의 입력에 응답하여 상기 제2데이타입출력선쌍과 제3데이타입출력선쌍을 선택적으로 스위칭하는 스위칭수단과, 동일컬럼어드레스의 입력에 응답하여 상기 상측바이트용 비트와 하측바이트용 비트를 상기 제1 내지 제3데이타입출력선을 통해 전송시키기 위헌 컬럼선택선을 구비함을 특징으로 하는 반도체메모리장치.
- 제3항에 있어서, 상기 제1단위어레이블럭과 상기 제2단위어레이블럭이 로우어드레스의 입력에 대응하여 선택적으로 활성화됨을 특징으로 하는 반도체메모리장치.
- 제3항에 있어서, 상기 스위칭수단이, 상기 제2데이타입출력선쌍과 제3데이타입출력선쌍에 형성되고 상기 블럭선택어드레스를 게이트입력하는 멀티플렉서로 이루어짐을 특징으로 하는 반도체메모리장치.
- 적어도 2바이트단위로 데이타의 리드 및 라이트가 이루어지며 블럭라이트기능을 가지는 반도체메모리장치의 컬럼게이팅방법에 있어서, 상기 2바이트중 상측바이트를 지정하는 컬럼어드레스의 입력에 응답하여 액세스되는 비트와 상기 2바이트중 하측바이트를 지정하는 컬럼어드레스의 입력에 응답하여 액세스되는 비트가 혼재하는 단위어레이블럭과, 동일컬럼어드레스의 입력에 응답하여 적어도 2개가 인에이블되는 컬럼선택선과, 상기 적어도 2개의 컬럼선택선을 각각 별도로 제어하기 위한 제어수단을 구비하여, 상기 컬럼어드레스입력에 대응하여 상측바이트용 비트와 하측바이트용 비트를 적어도 동시에 게이팅시킴을 특징으로 하는 반도체메모리장치.
- 제6항에 있어서, 상기 제어수단이, 상기 동일컬럼어드레스의 입력에 응답하여 상기 상측바이트를 지정하기 위한 컬럼선택선을 인에이블시키는 제1컬럼디코오더와, 상기 동일컬럼어드레스의 입력에 응답하여 상기 하측바이트를 지정하기 위한 컬럼선택선을 인에이블시키는 제2컬럼디코오더를 포함하는 컬럼디코오더로 이루어짐을 특징으로 하는 반도체메모리장치의 컬럼게이팅방법.
- 적어도 2바이트단위로 데이타의 리드 및 라이트가 이루어지며 블럭라이트기능을 가지는 반도체메모리장치의 컬럼게이팅방법에 있어서, 상기 2바이트중 상측바이트를 지정하는 컬럼어드레스의 입력에 응답하여 액세스되는 비트와 상기 2바이트중 하측바이트를 지정하는 컬럼어드레스의 입력에 응답하여 액세스되는 비트가 혼재하는 제1단위어레이블럭과, 상기 제1단위어레이블럭과 동일한 비트구성으로 이루어지는 제2단위어레이블럭과, 상기 제1단위어레이블럭과 제2단위어레이블럭과으 사잉에 형성되고 상기 제1단위어레이블럭과 제2단위어레이블럭에 공유되는 제1데이타입출력선쌍과, 상기 제1단위어레이블럭을 사이에 끼고 상기 제1데이타입출력선쌍을 마주본 방향으로 형성되고 적어도 상기 제1단위어레이블럭의 비트를 전송하는 제1데이타입출력선쌍과, 상기 제2단위어레이블럭을 사이에 끼고 상기 제1데이타입출력선쌍을 마주본 방향으로 형성되고 적어도 상기 제2단위어레이블럭의 비트를 전송하는 제3데이타입출력선쌍과, 상기 제1단위어레이블럭과 상기 제2단위어레이블럭을 선택적으로 지정하는 블럭선택어드레스의 입력에 응답하여 상기 제2데이타입출력선쌍과 제3데이타입출력선쌍을 선택적으로 스위칭하는 스위칭수단과, 동일컬럼어드레스의 입력에 응답하여 상기 상측바이트용 비트와 하측바이트용 비트를 상기 제1 내지 제3데이타입출력선을 통해 전송시키기 위한 컬럼선택선을 구비하여, 상기 제1단위어레이블럭의 활성화시 상기 제1데이타입출력선쌍과 상기 제2데이타입출력선쌍을 통해서 상기 상측바이트용 비트오 하측바이트용 비트가 각각 게이팅됨을 특징으로 하는 반도체메모리장치 컬럼게이팅방법.
- 제8항에 있어서, 상기 제1단위어레이블럭과 상기 제2단위어레이블럭이 로우어드레스의 입력에 대응하여 선택적으로 활성화됨을 특징으로 하는 반도체메모리장치 컬럼게이팅방법.
- 제8항에 있어서, 상기 스위칭수단이, 상기 제2데이타입출력선쌍과 제3데이타입출력선쌍에 형성되고 상기 블럭선택어드레스를 게이트입력하는 멀티플렉서로 이루어짐을 특징으로 하는 반도체메모리장치의 컬럼게이팅방법.
- 적어도 2바이트단위로 데이타의 리드 및 라이트가 이루어지며 블럭라이트기능을 가지는 반도체메모리장치의 컬럼게이팅방법에 있어서, 상기 2바이트중 상측바이트를 지정하는 컬럼어드레스의 입력에 응답하여 액세스되는 비트와 상기 2바이트중 하측바이트를 지정하는 컬럼어드레스의 입력에 응답하여 액세스되는 비트가 혼재하는 단위어레이블럭이 다수개로 형성되어 이루어지는 어레이블럭과, 상기 어레이블럭 상단부에서 소정방향으로 신장하며 형성하고 소정의 제1컬럼어드레스의 조합입력에 응답하여 상기 상측바이트용 비트의 게이팅을 담당하는 제1컬럼선택선과, 상기 제1컬럼선택선과 같은 방향으로 평행하게 신장하며 형성하고 상기 제1컬럼 어드레스의 조합입력에 응답하여 상기 하측바이트용 비트의 게이팅을 담당하는 제2컬럼선택선과, 상기 제1컬럼선택선을 인에이블시키기 위한 제1컬럼디코오더와, 상기 제2컬럼선택선을 인에이블시키기 위한 제2컬럼디코오더와, 상기 제1컬럼어드레스의 조합입력과 사익 하측바이트용 비트를 마스킹하기 위한 제1마스킹데이타를 입력하는 제1컬럼프리디코오도와, 상기 제1컬럼어드레스의 조합입력과 상기 상측바이트용 비트를 마스킹하기 위한 제2마스킹데이타를 입력하는 제2컬럼프리디코오더를 구비하여, 동일컬럼어드레스입력에 대응하여 상측바이트용 비트와 하측바이트용 비트를 적어도 동시에 게이팅시키면서, 블럭라이트동작시 바이트단위의 마스킹을 적어도 수행함을 특징으로 하는 반도체메모리장치 컬럼게이팅방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940012655A KR0145771B1 (ko) | 1994-06-04 | 1994-06-04 | 반도체메모리장치 및 그 컬럼게이팅방법 |
| US08/458,765 US5579280A (en) | 1994-06-04 | 1995-06-02 | Semiconductor memory device and method for gating the columns thereof |
| JP7137990A JP3072247B2 (ja) | 1994-06-04 | 1995-06-05 | 半導体メモリ装置及びそのカラムゲーティング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940012655A KR0145771B1 (ko) | 1994-06-04 | 1994-06-04 | 반도체메모리장치 및 그 컬럼게이팅방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002347A true KR960002347A (ko) | 1996-01-26 |
| KR0145771B1 KR0145771B1 (ko) | 1998-11-02 |
Family
ID=19384725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940012655A KR0145771B1 (ko) | 1994-06-04 | 1994-06-04 | 반도체메모리장치 및 그 컬럼게이팅방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5579280A (ko) |
| JP (1) | JP3072247B2 (ko) |
| KR (1) | KR0145771B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005822A (en) * | 1997-12-16 | 1999-12-21 | Texas Instruments Incorporated | Bank selectable Y-decoder circuit and method of operation |
| KR100301039B1 (ko) * | 1998-05-14 | 2001-09-06 | 윤종용 | 칼럼선택선신호를제어하여데이터를마스킹하는반도체메모리장치및이의칼럼디코더 |
| US6122219A (en) * | 1998-07-14 | 2000-09-19 | Winbond Electronics Corporation America | Split array semiconductor graphics memory architecture supporting maskable block write operation |
| JP2001084791A (ja) | 1999-07-12 | 2001-03-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
| DE10154066B4 (de) * | 2001-11-02 | 2004-02-12 | Infineon Technologies Ag | Integrierter Speicher und Verfahren zum Betrieb eines integrierten Speichers |
| US7046560B2 (en) | 2004-09-02 | 2006-05-16 | Micron Technology, Inc. | Reduction of fusible links and associated circuitry on memory dies |
| US8526264B2 (en) * | 2011-06-29 | 2013-09-03 | Stmicroelectronics International N.V. | Partial write on a low power memory architecture |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262990A (en) * | 1991-07-12 | 1993-11-16 | Intel Corporation | Memory device having selectable number of output pins |
| JP2938706B2 (ja) * | 1992-04-27 | 1999-08-25 | 三菱電機株式会社 | 同期型半導体記憶装置 |
| JP2792398B2 (ja) * | 1992-06-30 | 1998-09-03 | 日本電気株式会社 | 半導体メモリ回路 |
-
1994
- 1994-06-04 KR KR1019940012655A patent/KR0145771B1/ko not_active IP Right Cessation
-
1995
- 1995-06-02 US US08/458,765 patent/US5579280A/en not_active Expired - Lifetime
- 1995-06-05 JP JP7137990A patent/JP3072247B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3072247B2 (ja) | 2000-07-31 |
| KR0145771B1 (ko) | 1998-11-02 |
| US5579280A (en) | 1996-11-26 |
| JPH0855472A (ja) | 1996-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6453400B1 (en) | Semiconductor integrated circuit device | |
| US6735144B2 (en) | Semiconductor integrated circuit device | |
| KR0184091B1 (ko) | 다이나믹형 메모리 | |
| AU640813B2 (en) | A data processing system including a memory controller for direct or interleave memory accessing | |
| US6243279B1 (en) | Semiconductor integrated circuit device | |
| KR920020495A (ko) | 반도체 기억장치 | |
| KR900015323A (ko) | 반도체 기억장치 | |
| KR950030151A (ko) | 반도체 기억장치 | |
| KR970067348A (ko) | 향상된 동기식 판독 및 기록 가능한 반도체 메모리 | |
| US6512716B2 (en) | Memory device with support for unaligned access | |
| JPH06103750A (ja) | 半導体記憶装置 | |
| US6339817B1 (en) | Semiconductor memory including main and sub memory portions having plural memory cell groups and a bidirectional data transfer circuit | |
| JPH0522997B2 (ko) | ||
| CN101350003A (zh) | 多路径可存取半导体存储器器件及操作其的方法 | |
| KR970005409B1 (ko) | 반도체 집적회로 장치 | |
| US6219746B1 (en) | Data processing system having a synchronous memory with an output circuit which selectively outputs groups of M data bits | |
| JP2002109884A (ja) | メモリ装置 | |
| JP2728829B2 (ja) | ブロックライト機能を持つ半導体メモリ装置 | |
| JPS63163937A (ja) | メモリ制御装置 | |
| KR20090022007A (ko) | 멀티포트 반도체 메모리 장치 | |
| KR960002347A (ko) | 반도체메모리장치 및 그 컬럼게이팅방법 | |
| KR960038978A (ko) | 다수개의 뱅크들을 가지는 반도체 메모리 장치 | |
| KR19980032077A (ko) | 마이크로프로세서 | |
| KR960030245A (ko) | 반도체 기억장치 | |
| US6118727A (en) | Semiconductor memory with interdigitated array having bit line pairs accessible from either of two sides of the array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080502 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |