KR890004327A - 반도체 집적회로장치 - Google Patents
반도체 집적회로장치 Download PDFInfo
- Publication number
- KR890004327A KR890004327A KR1019880010509A KR880010509A KR890004327A KR 890004327 A KR890004327 A KR 890004327A KR 1019880010509 A KR1019880010509 A KR 1019880010509A KR 880010509 A KR880010509 A KR 880010509A KR 890004327 A KR890004327 A KR 890004327A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- semiconductor integrated
- integrated circuit
- circuit device
- divided
- Prior art date
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 1실시예인 SRAM의 배치도, 제 2도는 상기 제 1도에 도시한 SRAM의 II부분의 확대 배치도, 제 3도는 상기 제 2도에 도시한 SRAM의 III부분의 확대 배치도.
Claims (20)
- 상보형 데이타선과 워드선의 교차부에 메모리셀에 배치된 메모리셀 어레이를 갖는 스테이틱 랜덤억세스메모리를 구비한 반도체 집적회로장치는 상기 메모리셀 어레이를 상기 워드선이 연장하는 방향으로 적어도 32분할이고, 상기 분할된 메모리셀 어레이중의 중앙부의 메모리셀 어레이 사이에 배치되어 상기 워드선을 선택하는 로우 디코더회로를 포함하는 반도체 집적회로장치.
- 특허청구의 범위 제 1항에 있어서, 상기 분할된 각각의 메모리셀 어레이의 끝부분에는 워드 드라이버 회로가 배치되어 있는 반도체 집적회로장치.
- 특허청구의 범위 제 2항에 있어서, 상기 분할된 각각의 메모리셀 어레이에는 상기 워드 드라이버회로에 접속된 서브 워드선이 연자오디는 반도체 집적회로장치.
- 특허청구의 범위 제 3항에 있어서, 상기 워드 드라이버회로의 각각은 메인 워드선을 거쳐서 상기 로우 디코더회로에 접속되어 있는 반도체 집적회로장치.
- 상보형 데이타선과 워드선의 교차부에 메모리셀이 배치된 메모리셀 어레이를 갖는 스테이틱 랜덤억세스메모리를 구비한 반도체 집적회로장치를 상기 메모리셀 어레이를 상기 워드선이 연장하는 방향으로 32분할하고, 상기 분할된 메모리셀 어레이중의 중앙부의 메모리셀 어레이 사이에 배치되어 상기 워드선을 선택하는 로우 디코어회로와 상기 분할된 각각의 메모리셀 어레이의 한쪽 끝부분에 배치된 칼럼 스위치 및 칼럼 디코더회로를 포함하는 반도체 집적회로장치.
- 특허청구의 범위 제 5항에 있어서, 상기 분할된 각각의 메모리셀 어레이의 끝부분에는 워드 드라이버회로가 배치되어 있는 반도레 집적회로장치.
- 특허청구의 범위 제 6항에 있어서, 상기 분할된 각각의 메모리셀 어레이에는상기 워드 드라이버회로에 접속된 서브 워드선이 연장되어 있는 반도체 집적회로장치.
- 특허청구의 범위 제 7항에 있어서, 상기 워드 드라이버회로의 각각은 메인 워드선을 거쳐서 상기 로우디코더회로에 접속되어 있는 반도체 집적회로장치.
- 스테이틱 랜덤억세스메모리를 구비한 반도체 집적회로장치는 장방향칩의 중앙부의 배치된 메모리셀 어레이, 상기 장방형칩의 각 변에 배치된 외부단자 및 상기 메모리셀 어레이를 여러개로 분할하고, 상기 여러개로 분할된 메모리셀 어레이 사이에 배치된 로우 디코더회로를 포함하는 반도체 집적회로장치.
- 특허청구의 범위 제 9항에 있어서, 상기 장방형칩의 각 변에는 스테이틱 랜덤억세스메모리의 어드레스 신호용 외부단자, 데이타 출력신호용 외부단자가 분산해서 배치되어 있는 반도체 집적회로장치.
- 특허청구의 범위 제 10항에 있어서, 상기 로우 디코더회로는 메인 워드선을 거쳐서 분할된 각각의 메모리셀 어세이의 끝부분에 배치된 워드 드라이버회로를 갖는 반도체 집적회로장치.
- 상보형 데이타선과 워드선의 교차부에 메모리셀이 배치되고, 상기 상보형 데이타선에 칼럼 디코더회로로 제어하는 칼럼 스위치를 거쳐서 공통 데이타선을 접속하는 스테이틱 랜덤억세스메모리를 구비한 반도체 집적회로장치는 상기 여러개의 상보형 데이타선에 접속된 여러개의 칼럼 스위치를 하나의 칼럼 디코더회로로 제어하는 반도체 집적회로장치.
- 특허청구의 범위 제 12항에 있어서, 상기 컬럼 스위치는 상보형 MOSFET로 구성된 트랜스미션 게이트회로인 반도체 집적회로장치.
- 특허청구의 범위 제 13항에 있어서, 상기 칼럼 디코더회로는 2조의 상보형 데이타선에 접속되는 각각의 칼럼 스위치를 제어하도록 구성되어 있는 반도체 집적회로장치.
- 특허청구의 범위 제 14항에 있어서, 상기 칼럼 스위치를 구성하는 상보형 MOSFET의 각각의 게이트 전극은 상기 상보형 데이타선이 연장하는 방향과 교차하는 방향으로 연장되어 있는 반도체 집적회로장치.
- 특허청구의 범위 제 15항에 있어서, 상기 칼럼 스위치는 2조의 상보형 데이타선과 교차하는 위치에 4개 배치되어 있는 반도체 집적회로장치.
- 출력수단을 거쳐서 여러개의 데이타신호선의 정보를 한번에 리드하는 것이 가능한 스테이틱 랜덤억세스메모리를 구비한 반도체 집적회로장치는 서로 배선길이가 다른 데이타신호선을 갖는 반도체 집적회로장치.
- 스테이틱 랜덤억세스메모리를 갖는 반도체 집적회로장치는 장방형의 반도체칩, 상기 반도체칩의 각 변에 형성된 본딩패드, 상기 반도체칩의 중앙부에 형성된 선택수단, 상기 본딩패드중의 적어도 일부의 본딩패드와 상기 선택수단을 연결하는 수단 및 상기 선택수단을 그 사이에 끼우도록 상기 반도체칩에 형성된 제1, 제2의 메모리셀 군을 갖는 반도체 집적회로장치.
- 여러개의 출력수단, 여러개의 메모리셀,상기 여러개의 메모리셀 각각이 공급된 여러개의 증폭수단 및 상기 증폭수단 각각의 출력단자와 상기 출력수단 각각의 입령단자를 결합하는 여러개의 서로 배선길이가 다른 배선수단을 포함하는 반도체 집적회로장치.
- 여러개의 메모리셀과 서로 근접한 데이타선을 갖는 제1의 메모리셀 어레이, 여러개의 메모리셀과 서로 근접한 데이타선을 갖는 제2의 메모리셀 어레이, 상기 제 1의 메모리셀 어레이의 데이타선과 제1의 공통 데이타선 사이에 결합된 제2의 칼럼 스위치 수단, 상기 제 1의 메모리셀 어레이의 데이타선과 제2의 공통 데이타선 사이에 결합된 제2의 칼럼 스위치 수단, 상기 제 2의 메모리셀 어레이의 데이타선과 제3의 공통 데이타선 사이에 결합된 제3의 칼럼 스위치 수단, 상기 제 2의 메모리셀 어레이의 데이타선과 제4의 공통 데이타선 사이에 결합된 제4의 칼럼 스위치 수단, 상기 제1 및 제2의 칼럼 스위치수단에 결합된 제1의 제어수단, 상기 제3, 제4의 칼럼 스위치수단에 결합된 제2의 제어수단 및, 상기 제1, 제2, 제3 및 제4의 공통 데이타선에 결합되고, 이들의 공통 데이타선에 있어서의 데이타에 따른 여러개의 출력신호를 동시에 출력하는 출력수단을 갖는 반도체 집적회로장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-214716 | 1987-08-28 | ||
| JP62-214715 | 1987-08-28 | ||
| JP62214715A JPS6457486A (en) | 1987-08-28 | 1987-08-28 | Semiconductor integrated circuit device |
| JP62214716A JPS6457487A (en) | 1987-08-28 | 1987-08-28 | Semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR890004327A true KR890004327A (ko) | 1989-04-21 |
Family
ID=68158485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880010509A KR890004327A (ko) | 1987-08-28 | 1988-08-18 | 반도체 집적회로장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890004327A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102274533B1 (ko) * | 2020-03-19 | 2021-07-07 | 한국화학연구원 | 고분자 중합 장치 및 고분자 중합 공정 |
| WO2021172831A1 (ko) * | 2020-02-28 | 2021-09-02 | 한국화학연구원 | 분자량 조절 고분자 중합 공정 |
| KR20210110079A (ko) * | 2020-02-28 | 2021-09-07 | 한국화학연구원 | 고분자 중합 장치 및 고분자 중합 공정 |
-
1988
- 1988-08-18 KR KR1019880010509A patent/KR890004327A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021172831A1 (ko) * | 2020-02-28 | 2021-09-02 | 한국화학연구원 | 분자량 조절 고분자 중합 공정 |
| KR20210110079A (ko) * | 2020-02-28 | 2021-09-07 | 한국화학연구원 | 고분자 중합 장치 및 고분자 중합 공정 |
| KR102274533B1 (ko) * | 2020-03-19 | 2021-07-07 | 한국화학연구원 | 고분자 중합 장치 및 고분자 중합 공정 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE32993E (en) | Semiconductor memory device | |
| US5535159A (en) | Multiport memory cell circuit having read buffer for reducing read access time | |
| KR960001330B1 (ko) | 반도체집적회로 | |
| US4660174A (en) | Semiconductor memory device having divided regular circuits | |
| KR960008450B1 (ko) | 반도체 기억 장치 | |
| US5097440A (en) | Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement | |
| US4951259A (en) | Semiconductor memory device with first and second word line drivers | |
| KR960019715A (ko) | 반도체장치 | |
| KR860004406A (ko) | 반도체 메모리 | |
| KR900000904A (ko) | 반도체기억장치와 이것을 이용한 데이터패스(data path) | |
| JPH06119781A (ja) | 半導体メモリ | |
| US4796224A (en) | Layout for stable high speed semiconductor memory device | |
| KR870005472A (ko) | Cmos센스 앰프를 가진 반도체 메모리 | |
| US20040004897A1 (en) | Layout structures of data input/output pads and peripheral circuits of integrated circuit memory devices | |
| US4590588A (en) | Monolithic semiconductor memory | |
| KR910000388B1 (ko) | 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리장치 | |
| KR970024193A (ko) | 소형 칩 사이즈와 리던던시 액세스 타임을 갖는 반도체 메모리 디바이스(Semiconductor Memory Device Having Small Chip Size and Redundancy Access Time) | |
| KR890015270A (ko) | 반도체메모리장치 | |
| US5377136A (en) | Semiconductor integrated circuit device with built-in memory circuit group | |
| US5140550A (en) | Semiconductor memory device | |
| EP0041844B1 (en) | Semiconductor integrated circuit devices | |
| US5184321A (en) | Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement | |
| KR890004327A (ko) | 반도체 집적회로장치 | |
| US4555778A (en) | Semiconductor memory device | |
| KR960030245A (ko) | 반도체 기억장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |