KR870005472A - Cmos센스 앰프를 가진 반도체 메모리 - Google Patents

Cmos센스 앰프를 가진 반도체 메모리 Download PDF

Info

Publication number
KR870005472A
KR870005472A KR860009106A KR860009106A KR870005472A KR 870005472 A KR870005472 A KR 870005472A KR 860009106 A KR860009106 A KR 860009106A KR 860009106 A KR860009106 A KR 860009106A KR 870005472 A KR870005472 A KR 870005472A
Authority
KR
South Korea
Prior art keywords
block
channel mos
sense amplifier
semiconductor memory
belonging
Prior art date
Application number
KR860009106A
Other languages
English (en)
Other versions
KR940002856B1 (ko
Inventor
기요오 이도우
요시기 기와지리
가즈다가 기무라
료이지 호리
준 에도우
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR870005472A publication Critical patent/KR870005472A/ko
Application granted granted Critical
Publication of KR940002856B1 publication Critical patent/KR940002856B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Abstract

내용 없음

Description

CMOS센스 앰프를 가진 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명자등이 시작품으로 만든 메모리를 도시한 회로도,
제4도-제5도는 본 발명의 제1의 실시예를 도시한 회로도 및 타이밍도.

Claims (13)

  1. 다음 사항으로 되는 반도체 메모리
    여러개의 워드선과, 그 워드선과 교차하여 마련된 여러개의 데이터선과, 워드선과 데이터선의 교차점에 마련된 메모리 셀과,
    그 메모리 셀의 데이터가 데이터선에 호출되었을때, 그 데이터를 증폭하는 센스 앰프를 가진 적어도 제1, 제2의 블럭을 가지며,
    상기 제1의 블럭에 속하는 센스 앰프가 동작하고 있을 때는 상기 제2의 블럭에 속하는 센스 엠프는 동작하지 않고,
    상기 제2의 블럭에 속하는 센스 앰프가 동작하고 있을 때는, 상기 제1의 블럭에 속하는 센스 앰프가 동작하지 않고있는 반도체 메모리.
  2. 특허청구의 범위 제1항의 반도체 메모리에 있어서,
    상기 센스 앰프는 N찬넬 MOS트랜지스터와 P찬넬 MOS트랜지스터를 가진 CMOS센스 앰프이며,
    제1의 블럭에 속하는 센스 앰프의 N찬넬 MOS트랜지스터로 구성된 앰프의 공통된 구동선을 제2의 블럭에 속하는 센스 앰프의 P찬넬 MOS트랜지스터로 구성된 앰프의 공통 구동선과 접속하여 제1의 구동선으로 하고,
    제1의 블럭에 속하는 센스 앰프의 P찬넬 MOS트낸지스터로 구성된 앰프의 공통 구동선을 제2의 블럭에 속하는 넬스 앰프의 N찬넬 MOS트랜지스터로 구성된 앰프의 공통 구동선에 접속하여 제2의 구동선으로 한 반도체 메모리
  3. 특허청구의 범위 제2항에 따른 반도체 메모리에 있어서,
    상기 메모리는 반도체 칩위에 마련되어 있고,
    상기 제1, 제2의 구동선은 그 양끝에 N찬넬 MOS트랜지스터로 된 제1의 드라이버와 P찬넬 MOS트랜지스터로 되는 제2의 드라이버를 각각 가지며,
    상기 칩의 표면을 2분할한 중 제1의 드라이버가 배치되어 있는 쪽에 접지용의 본딩 패드가 마련되고,
    상기 칩의 표면을 2분할한 중 제2의 드라이버가 배치되어 있는 쪽에 전원용의 본딩 패드가 마련되어 있는 것을 특징으로 하는 반도체 메모리.
  4. 특허 청구의 범위 제2항의 반도체 메모리에 있어서,
    상기 제1의 구동선과 제2의 구동선은 교차되어 있는 것을 특징으로 하는 반도체 메모리.
  5. 특허청구의 범위 제2항의 반도체 메모리에 있어서,
    상기 제1의 블럭에 속하는 P찬넬 MOS트랜지스터로 구성된 센스 앰프와 상기 제2의 블럭에 속하는 N찬넬 MOS트랜지스터로 구성된 센스 앰프가 대등한 위치로 배치되고,
    상기 제1의 블럭에 속하는 N찬넬 MOS트랜지스터로 구성된 센스 앰프와 상기 제2의 블럭에 속하는 P찬넬 MOS트랜지스터로 구성된 센스 앰프가 대응한 위치로 배치되어,
    상기 제1과 제2의 구동선은 실질적으로 평행인 반도체 메모리.
  6. 특허청구의 범위 제1항의 반도체 메모리에 있어서,
    상기 제1과 제2의 블럭에 속하는 워드선은 각각 제1, 제2의 워드선 드라이버로 구동되는 반도체 메모리
  7. 특허청구의 범위 제1항의 반도체 메모리에 있어서,
    상기 제1의 블럭이 재생동작을 하고 있을때에는, 상기 제2의 블럭은 재생 동작을 하지 않고 있으며,
    상기 제2의 블럭이 재생 동작을 하고 있을때에는 상기 제2의 블럭은 재생 동작을 하지 않는 반도체 메모리.
  8. 특허청구의 범위 제2항의 반도체 메모리에 있어서,
    상기 제1, 제2의 구동선은 그 양끝에 N찬넬 MOS트랜지스터로 구성된 제1의 드라이버와, P찬넬 MOS트랜지스터로 구성된 제2의 드라이버를 각각 가지며, 또한 상기 제1, 제2의 드라이버는 상기 메모리가 마련되어 있는 칩의 중심부근에 배치되어 있는 반도체 메모리.
  9. 특허청구의 범위 제2항의 반도체 메모리에 있어서,
    상기 메모리 셀은 정보를 축적하기 위한 용량과 정보호출을 위한 트랜지스터를 가진 것을 특징으로 하는 반도체 메모리.
  10. 다음 사항으로 되는 반도체 메모리.
    적어도 메모리 셀 어레이와, 그 메모리 셀 어레이에서 호출된 신호를 차등 증폭하는 센스 앰프 로 되는 블럭을 여러개 가지며,
    상기 센스 앰프 중의 N찬넬 MOS트랜지스터로 구서된 앰프의 공통 구동선과, P찬넬 MOS트랜지스터로 구성된 앰프의 공통 구동선을 다른 블럭 사이에서 결선한 것.
  11. 상기 센스 앰프는 분할된 메모리 셀 어레이중, 한쪽의 메모리 셀 어레이에 속하는 워드선만이 선택된 워드선에 속하는 센스 앰프군만이 활성화 되는 것을 특징으로 하는 청구범위 제10항의 반도체 메모리.
  12. 상기 센스 앰프의 구동회로는 본딩 배선에 의해 외부에서 전원을 공급하는 접지 전원용 패드가 제1블럭의 왼쪽에 배치되고, 또 Vcc전원용 패드가 제2블럭의 오른쪽에 배치되어 있을 경우에는, N찬넬 MOS트랜지스터로 구성된 구동회로를 제1블럭의 왼쪽으로, P찬넬 MOS트랜지스터로 구성된 구동회로를 제2블럭의 오른쪽으로 각각 배치하는 것을 특징으로 하는 특허청구의 범위 제2항의 반도체 메모리.
  13. 상기 센스 앰프군은 분할된 메모리 셀 어레이에 속하는 N찬넬과 P찬넬 MOS트랜지스터의 센스 앰프의 데이터 선상의 배치를 각각 서로 역으로 하는 것에 의해, 공통 구동선을 메모리 셀 어레이의 분할부에서 교차하지 않도록 하는 것을 특징으로 하는 특허청구의 범위 제3항의 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860009106A 1985-11-05 1986-10-30 Cmos센스 앰프를 가진 반도체 메모리 KR940002856B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60-247578 1985-11-05
JP60247578A JPH0778993B2 (ja) 1985-11-05 1985-11-05 半導体メモリ

Publications (2)

Publication Number Publication Date
KR870005472A true KR870005472A (ko) 1987-06-09
KR940002856B1 KR940002856B1 (ko) 1994-04-04

Family

ID=17165579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860009106A KR940002856B1 (ko) 1985-11-05 1986-10-30 Cmos센스 앰프를 가진 반도체 메모리

Country Status (3)

Country Link
US (1) US4796234A (ko)
JP (1) JPH0778993B2 (ko)
KR (1) KR940002856B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172335A (en) * 1987-02-23 1992-12-15 Hitachi, Ltd. Semiconductor memory with divided bit load and data bus lines
US4935901A (en) * 1987-02-23 1990-06-19 Hitachi, Ltd. Semiconductor memory with divided bit load and data bus lines
US5222047A (en) * 1987-05-15 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for driving word line in block access memory
EP0293933B1 (en) * 1987-06-04 1993-10-13 Nec Corporation Dynamic memory circuit with improved sensing scheme
JPS6488662A (en) * 1987-09-29 1989-04-03 Fujitsu Ltd Semiconductor memory
JPH0197016A (ja) * 1987-10-09 1989-04-14 Fujitsu Ltd 半導体集積回路装置
US5426607A (en) * 1988-04-27 1995-06-20 Sharp Kabushiki Kaisha Redundant circuit for memory having redundant block operatively connected to special one of normal blocks
JPH0756885B2 (ja) * 1988-12-27 1995-06-14 日本電気株式会社 半導体メモリ
US5343406A (en) * 1989-07-28 1994-08-30 Xilinx, Inc. Distributed memory architecture for a configurable logic array and method for using distributed memory
JPH03235290A (ja) * 1990-02-09 1991-10-21 Mitsubishi Electric Corp 階層的な行選択線を有する半導体記憶装置
US5280450A (en) * 1990-05-14 1994-01-18 Hitachi, Ltd. High-speed semicondustor memory integrated circuit arrangement having power and signal lines with reduced resistance
JP3361825B2 (ja) * 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
DE59103725D1 (de) * 1990-09-20 1995-01-12 Siemens Ag Dynamischer halbleiterspeicher mit lokalen und hinsichtlich ihrer ansteuerfunktion optimierten leseverstärker-treiberschaltungen.
TW212852B (ko) * 1990-09-20 1993-09-11 Siemens Ag
JP3109750B2 (ja) * 1991-06-27 2000-11-20 株式会社東芝 半導体記憶装置
JPH04278288A (ja) * 1991-03-07 1992-10-02 Toshiba Corp 半導体記憶装置　
JP3096314B2 (ja) * 1991-04-10 2000-10-10 沖電気工業株式会社 半導体記憶装置
FR2700402B1 (fr) * 1993-01-13 1995-04-07 Sgs Thomson Microelectronics Microcontrôleur à mémoire électriquement programmable multimode.
US5745420A (en) * 1995-07-31 1998-04-28 Sgs-Thomson Microelectronics, Inc. Integrated memory circuit with sequenced bitlines for stress test
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
KR100869870B1 (ko) * 2000-07-07 2008-11-24 모사이드 테크놀로지스, 인코포레이티드 메모리 소자에서의 읽기 명령 수행 방법 및 ｄｒａｍ액세스 방법
US7386749B2 (en) * 2005-03-04 2008-06-10 Intel Corporation Controlling sequence of clock distribution to clock distribution domains
US7525866B2 (en) * 2006-04-19 2009-04-28 Freescale Semiconductor, Inc. Memory circuit
JP2011008858A (ja) * 2009-06-25 2011-01-13 Fujitsu Ltd 半導体記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222112A (en) * 1979-02-09 1980-09-09 Bell Telephone Laboratories, Incorporated Dynamic RAM organization for reducing peak current
JPS5766587A (en) * 1980-10-09 1982-04-22 Fujitsu Ltd Static semiconductor storage device
JPS589285A (ja) * 1981-07-08 1983-01-19 Toshiba Corp 半導体装置
EP0166642A3 (en) * 1984-05-30 1989-02-22 Fujitsu Limited Block-divided semiconductor memory device having divided bit lines

Also Published As

Publication number Publication date
JPH0778993B2 (ja) 1995-08-23
KR940002856B1 (ko) 1994-04-04
JPS62107497A (ja) 1987-05-18
US4796234A (en) 1989-01-03

Similar Documents

Publication Publication Date Title
KR870005472A (ko) Cmos센스 앰프를 가진 반도체 메모리
KR940012398A (ko) 집적회로 메모리용 감지 증폭기, 집적회로 메모리 및 집적회로 메모리 감지 증폭기 작동 방법
KR880011797A (ko) 반도체 기억장치
KR870001597A (ko) 반도체 기억장치
KR870002592A (ko) 메모리 회로
KR840005593A (ko) 모노리식(monolithic) 반도체 메모리
KR100283542B1 (ko) 입력 신호의 오버슈트, 언더슈트를 피엔 접합을 이용한 회로에의해 클램프하는 반도체 기억 장치
KR930003143A (ko) 분할된 입출력 라인을 갖는 데이타 전송회로
KR880010420A (ko) 분할된 비트 부하와 데이타 버스 라인을 갖는 반도체 메모리
KR900010776A (ko) 메모리를 내장한 집적 회로
KR960019736A (ko) 반도체 기억장치
JPH0762956B2 (ja) 二重パワーラインを有するダイナミックラムのセンス増幅器
KR950020734A (ko) 반도체 기억장치
KR940004819A (ko) 반도체 집적회로 장치
US7403408B2 (en) Semiconductor memory device and semiconductor device
KR100228525B1 (ko) 더미셀을 이용한 비트라인 센싱방법
JPH0786425A (ja) ダイナミック型ｒａｍ
KR860007666A (ko) 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치
KR930702762A (ko) 구동기능에 대하여 최적화되는 국부판독증폭기 구동회로를 구비한 동적반도체 메모리
KR930001210A (ko) 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로
US5359567A (en) Semiconductor memory device
KR100383263B1 (ko) 반도체 메모리 장치 및 이 장치의 배치 방법
KR100240665B1 (ko) 반도체 메모리 장치의 배선 방법
KR19990034768A (ko) 프리디코더를 구비한 반도체 메모리장치
KR890004327A (ko) 반도체 집적회로장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020325

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee