RU2032234C1 - Репрограммируемое постоянное запоминающее устройство - Google Patents
Репрограммируемое постоянное запоминающее устройство Download PDFInfo
- Publication number
- RU2032234C1 RU2032234C1 SU5055134/24A SU5055134A RU2032234C1 RU 2032234 C1 RU2032234 C1 RU 2032234C1 SU 5055134/24 A SU5055134/24 A SU 5055134/24A SU 5055134 A SU5055134 A SU 5055134A RU 2032234 C1 RU2032234 C1 RU 2032234C1
- Authority
- RU
- Russia
- Prior art keywords
- signal
- input
- output
- decoder
- programming
- Prior art date
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
Изобретение относится к вычислительной и управляющей технике. Техническим результатом является увеличение времени хранения информации. Репрограммируемое постоянное запоминающее устройство содержит блок элементов памяти с ультрафиолетовым стиранием, дешифратор сигнала выбора кристалла, дешифратор сигнала разрешения выхода, формирователь сигнала записи, ключ напряжения программирования. Технический результат получается за счет введения байтового промежуточного регистра и инвертора. 5 ил.
Description
Предлагаемое репрограммируемое постоянное запоминающее устройство (РПЗУ) может быть использовано в качестве носителя программы в ЭВМ или других устройствах, в которых сохранение неизменности программы в течение длительного времени является главным показателем.
Известно РПЗУ, выполненное на элементах памяти с электрическим стиранием информации [1].
Недостатками этого РПЗУ является ограниченное время хранения информации, сложность процессов записи и стирания информации, большое энергопотребление в режиме считывания информации.
Наиболее близким к предложенному по технической сущности является запоминающее устройство [2], структурная схема которого приведена на фиг. 1.
РПЗУ состоит из дешифратора 1 сигнала выбора кристалла , дешифратора 2 сигнала разрешения выхода , ключа 3 напряжения программирования Uпр, формирователя 4 сигнала записи элементов памяти 5 с ультрафиолетовым стиранием, шины адреса (ША), шины данных (ШД). Входные сигналы устройства: "Чтение"; "Такт"; "Выбор"; "Программирование".
РПЗУ может работать в режимах программирования, хранения и чтения, которые задаются входными сигналами.
Диаграммы сигналов управления в режимах считывания и программирования показаны на фиг. 2 и 3 соответственно.
Недостатками РПЗУ этого типа являются ограниченное число циклов стирания и ограниченное время хранения информации.
Цель изобретения - увеличение времени хранения информации путем периодического восстановления уровня зарядов на элементах памяти до номинального значения, благодаря чему отпадает необходимость периодического стирания и повторной записи данных в случае, если содержимое программы не подлежит изменению.
Увеличение времени хранения информации достигается тем, что в РПЗУ, состоящее из элементов памяти с ультрафио- летовым стиранием, дешифратора сигнала выбора кристалла, дешифратора сигнала разрешения выхода, формирователя сигнала записи, ключа напряжения программирования, выход которого соединен с входом программирования блока элементов памяти, вход разрешения по выходу которого соединен с выходом дешифратора сигнала разрешения выхода, адресные входы которого объединены с адресными входами дешифратора сигнала выбора кристалла и адресными входами блока элементов памяти и являются адресными входами устройства, информационными входами/выходами которого являются информационные входы/выходы блока элементов памяти, вход выбора микросхемы которого соединен с выходом дешифратора сигнала выбора кристалла, первый управляющий вход которого и управляющий вход дешифратора сигнала разрешения выхода объединены и подключены к выходу формирователя сигнала записи, первый и второй входы которого являются соответственно тактовым входом и входом выбора устройства, третий вход формирователя сигнала записи и первый вход ключа напряжения программирования объединены и являются входом программирования устройства, входом напряжения источника программирования которого является второй вход ключа напряжения программирования, введены байтовый промежуточный регистр и инвертор, выход которого соединяется с входом разрешения выхода байтового промежуточного регистра, вход записи которого соединен с выходом дешифратора сигнала разрешения выхода, информационные входы/выходы байтового промежуточного регистра соединены с информационными входами/выходами устройства, вход инвертора соединен с выходом дешифратора выбора кристалла.
Информация на шине данных записывается из выбранного элемента памяти в промежуточный байтовый регистр, после чего элемент памяти переводится в режим записи и на шины данных поступает информация из промежуточного байтового регистра.
По истечение времени, определяемого генератором записи, проводится процесс восстановления следующего элемента памяти.
На фиг. 4 изображена структурная электрическая схема предложенного РПЗУ; на фиг. 5 - диаграммы, его работы.
РПЗУ содержит дешифратор 1 сигнала выбора кристалла , дешифратор 2 сигнала разрешения выхода , ключ 3 напряжения программирования Uпр, формиро- ватель 4 сигнала записи, элементы памяти 5 с ультрафиолетовым стиранием, байтовый промежуточный регистр 6, инвертор 7, шины адреса (ША) и шины данных (ШД).
Входные сигналы устройства:
"Чтение";
"Такт";
"Выбор" и
"Программирование".
"Чтение";
"Такт";
"Выбор" и
"Программирование".
На фиг. 5 показаны сигналы:
"Выбор" - сигнал выбора РПЗУ;
"Чтение" - сигнал обращения к РПЗУ;
"Такт" - сигнал перевода РПЗУ из режима чтения в режим записи;
"Программирование" - сигнал программирования,
"Адрес" - сигнал адреса;
"" - сигнал выбора кристалла;
- сигнал разрешения выхода;
"DIO" - сигнал данных;
"С" - сигнал записи данного в байтовый промежуточный регистр;
"ОЕ" - сигнал разрешения выхода байтового промежуточного регистра.
"Выбор" - сигнал выбора РПЗУ;
"Чтение" - сигнал обращения к РПЗУ;
"Такт" - сигнал перевода РПЗУ из режима чтения в режим записи;
"Программирование" - сигнал программирования,
"Адрес" - сигнал адреса;
"" - сигнал выбора кристалла;
- сигнал разрешения выхода;
"DIO" - сигнал данных;
"С" - сигнал записи данного в байтовый промежуточный регистр;
"ОЕ" - сигнал разрешения выхода байтового промежуточного регистра.
В режиме хранения РПЗУ работает следующим образом.
Для выполнения режима сигнал "Выбор"=0, сигнал "Программирование"=0, в результате сигналы , , Uпр, С и ОЕ не формируются.
В режиме чтения сигнал "Выбор"=1, сигнал "Программирование"=0, сигнал "Чтение"= 0, сигнал "Такт"=1, в результате выбора адреса формируется сигнал , и на шинах данных появляется данное, соответствующее выбранному адресу. Поскольку сигнал =1, разрешение выхода байтового промежуточного регистра не формируется.
В режиме программирования сигнал "Выбор"=1, сигнал "Программирование"= 1, сигнал "Чтение"= 0, сигнал "Такт"=1, в результате выбора адреса формируются сигналы и , и данное, предварительно поданное на шину данных, записывается в элемент памяти. Время записи данного определяется длительностью сигнала записи.
В режиме восстановления сигнал "Выбор"=1, сигнал "Чтение"=0, сигнал "Программирование"= 1. В результате выбора адреса производится чтение данного по выбранному адресу.
Спустя промежуток времени не менее 0,45 мкс подается сигнал "Такт"=0 на время, определяемое уровнем восстановления данного (от 0 до 50 мс). Данное записывается в байтовый промежуточный регистр 6 сигналом С, после чего проводится восстановление данного по выбранному адресу.
Спустя промежуток времени, определяемый выдержкой формирователя 4, восстановление заканчивается.
Claims (1)
- РЕПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее блок элементов памяти с ультрафиолетовым стиранием, дешифратор сигнала выбора кристалла, дешифратор сигнала разрешения выхода, формирователь сигнала записи, ключ напряжения программирования, выход которого соединен с входом программирования блока элементов памяти, вход разрешения по выходу которого соединен с выходом дешифратора сигнала разрешения выхода, адресные входы которого, адресные входы дешифратора сигнала выбора кристалла и адресные входы блока элементов памяти объединены и являются адресными входами устройства, информационными входами-выходами которого являются информационные входы-выходы блока элементов памяти, вход выбора микросхемы которого соединен с выходом дешифратора сигнала выбора кристалла, первый управляющий вход которого и управляющий вход дешифратора сигнала разрешения выхода объединены и подключены к выходу формирователя сигнала записи, первый и второй входы которого являются соответственно тактовым входом и входом выбора устройства, третий вход формирователя сигнала записи и первый вход ключа напряжения программирования объединены и являются входом программирования устройства, входом напряжения источника программирования которого является второй вход ключа напряжения программирования, отличающееся тем, что в него введены байтовый промежуточный регистр и инвертор, выход которого соединен с входом разрешения выхода байтового промежуточного регистра, вход записи которого соединен с выходом дешифратора сигнала разрешения выхода, информационные входы-выходы байтового промежуточного регистра соединены с информационными входами-выходами устройства, вход инвертора соединен с выходом дешифратора выбора кристалла.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5055134/24A RU2032234C1 (ru) | 1992-07-16 | 1992-07-16 | Репрограммируемое постоянное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU5055134/24A RU2032234C1 (ru) | 1992-07-16 | 1992-07-16 | Репрограммируемое постоянное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2032234C1 true RU2032234C1 (ru) | 1995-03-27 |
Family
ID=21609791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU5055134/24A RU2032234C1 (ru) | 1992-07-16 | 1992-07-16 | Репрограммируемое постоянное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2032234C1 (ru) |
-
1992
- 1992-07-16 RU SU5055134/24A patent/RU2032234C1/ru not_active IP Right Cessation
Non-Patent Citations (2)
Title |
---|
1. Янсен И. Курс цифровой электроники, т.3. М.: Мир, 1987, с.139-150. * |
2. Лебедев О.Н. Микросхемы памяти и их применение. М.: Радио и связь, 1990, с.125-141. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0929075B1 (en) | Synchronous type semiconductor memory device | |
JPH0411957B2 (ru) | ||
KR930022379A (ko) | 메모리 카드 장치 | |
JPH1125002A (ja) | 記憶装置、データの書込み方法、データの読出方法及び記録媒体 | |
US5285415A (en) | Data counting memory card and reader | |
US5517460A (en) | Semiconductor integrated circuit and IC card using the same | |
JPH0613890A (ja) | 2進電子カウンタのための安全なカウント方法 | |
RU2032234C1 (ru) | Репрограммируемое постоянное запоминающее устройство | |
JPS61249156A (ja) | 半導体記憶装置 | |
JPS6443897A (en) | Non-volatile semiconductor memory device capable of being erased and written electrically | |
US5708842A (en) | Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external | |
EP0354590A3 (en) | Instruction buffer for a microcomputer | |
JP3028567B2 (ja) | Eeprom内蔵マイクロコンピュータ | |
SU429466A1 (ru) | Запоминающее устройствофшд | |
SU1524094A1 (ru) | Буферное запоминающее устройство | |
EP0714060B1 (en) | One chip microcomputer with built-in non-volatile memory | |
JPH0589686A (ja) | 半導体不揮発性メモリとその書き込み方法 | |
JP2847367B2 (ja) | E▲上2▼prom装置 | |
KR100288417B1 (ko) | 동기형 반도체 기억 장치 | |
SU746742A1 (ru) | Устройство дл защиты пам ти | |
SU369562A1 (ru) | Устройство для ввода информации | |
JPS6232818B2 (ru) | ||
KR970025144A (ko) | 가변길이 복호화기의 메모리 인터페이스방법 및 회로 | |
SU849299A1 (ru) | Запоминающее устройство | |
JPS6051748B2 (ja) | メモリ書き込み方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20040717 |