JP2847367B2 - Ｅ▲上２▼ｐｒｏｍ装置 - Google Patents
Ｅ▲上２▼ｐｒｏｍ装置Info
- Publication number
- JP2847367B2 JP2847367B2 JP14773088A JP14773088A JP2847367B2 JP 2847367 B2 JP2847367 B2 JP 2847367B2 JP 14773088 A JP14773088 A JP 14773088A JP 14773088 A JP14773088 A JP 14773088A JP 2847367 B2 JP2847367 B2 JP 2847367B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- state
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Read Only Memory (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、書き込まれたデータを電気的に書き換え得
るE2PROM装置、特にマイクロコンピュータに内蔵される
E2PROM装置に関する。
るE2PROM装置、特にマイクロコンピュータに内蔵される
E2PROM装置に関する。
第１図は、E2PROM装置の構成を示すブロック図であっ
て、図中１はメモリセルである。データバス２及びアド
レスバス３は、E2PROM装置を搭載した図示省略するマイ
クロコンピュータの中央処理装置（CPU）から出力され
たデータ及びアドレスデータをE2PROM装置へ搬送する。
Ｘデコーダ４は、与えられたアドレスデータの上位バイ
トをデコードし、デコードしたデータを保持する。ま
た、Ｙデコーダ５は、与えられたアドレスデータの下位
バイトをデコードしてデコードしたバイトのＹゲート６
を開き、CPUから与えられた書き込みデータをコラムラ
ッチ７へ出力し、コラムラッチ７は、与えられたデータ
を一時的に保持する。
て、図中１はメモリセルである。データバス２及びアド
レスバス３は、E2PROM装置を搭載した図示省略するマイ
クロコンピュータの中央処理装置（CPU）から出力され
たデータ及びアドレスデータをE2PROM装置へ搬送する。
Ｘデコーダ４は、与えられたアドレスデータの上位バイ
トをデコードし、デコードしたデータを保持する。ま
た、Ｙデコーダ５は、与えられたアドレスデータの下位
バイトをデコードしてデコードしたバイトのＹゲート６
を開き、CPUから与えられた書き込みデータをコラムラ
ッチ７へ出力し、コラムラッチ７は、与えられたデータ
を一時的に保持する。
タイマ８は、コラムラッチ７がデータをラッチする都
度リセットされるとともにカウントを開始する。コント
ローラ９は、Ｘデコーダ4,Yデコーダ５及びコラムラッ
チ７へ制御信号を出力し、E2PROM装置の処理モードを、
コントローラ９から出力された制御信号に応じて、ラッ
チモード，消去モード，書き込みモードへと変換する。
度リセットされるとともにカウントを開始する。コント
ローラ９は、Ｘデコーダ4,Yデコーダ５及びコラムラッ
チ７へ制御信号を出力し、E2PROM装置の処理モードを、
コントローラ９から出力された制御信号に応じて、ラッ
チモード，消去モード，書き込みモードへと変換する。
以上のような構成のE2PROM装置の動作につき説明す
る。第４図は処理モード変換の手順を示すフローチャー
トである。CPUへ書き込み命令が与えられると、書き込
みデータ及び書き込みアドレスのデータがデータバス２
及びアドレスバス３へ出力され、コントローラ９はＸデ
コーダ4,Yデコーダ５及びコラムラッチ７へ制御信号を
出力し、処理モードをラッチモードとする。ラッチモー
ドでは、アドレスバス３へ出力されたアドレスデータの
上位バイト、即ちデータを書き込むべき文書のページデ
ータをＸデコーダ４がデコードしてそのページデータを
保持し、また、前記アドレスデータの下位バイト、即ち
Ｘデコーダ４が保持するページにおける書き込みバイト
のアドレスデータをＹデコーダ５がデコードし、選択さ
れた該バイトのＹゲート６を開成してデータバス２のデ
ータがコラムラッチ７へ出力され、コラムラッチ７がこ
のデータを一時的に保持する。
る。第４図は処理モード変換の手順を示すフローチャー
トである。CPUへ書き込み命令が与えられると、書き込
みデータ及び書き込みアドレスのデータがデータバス２
及びアドレスバス３へ出力され、コントローラ９はＸデ
コーダ4,Yデコーダ５及びコラムラッチ７へ制御信号を
出力し、処理モードをラッチモードとする。ラッチモー
ドでは、アドレスバス３へ出力されたアドレスデータの
上位バイト、即ちデータを書き込むべき文書のページデ
ータをＸデコーダ４がデコードしてそのページデータを
保持し、また、前記アドレスデータの下位バイト、即ち
Ｘデコーダ４が保持するページにおける書き込みバイト
のアドレスデータをＹデコーダ５がデコードし、選択さ
れた該バイトのＹゲート６を開成してデータバス２のデ
ータがコラムラッチ７へ出力され、コラムラッチ７がこ
のデータを一時的に保持する。
コラムラッチ７がデータをラッチすると、タイマ８が
リセットされてカウントを開始し、また、所定時間が経
過してカウント値がオーバフローすると、コントローラ
９がＸデコーダ4,Yデコーダ５及びコラムラッチ７へ制
御信号を出力し、E2PROM装置の処理モードを消去モード
とする。消去モードでは、Ｘデコーダ４が保持している
ページにおいてＹデコーダ５がデコードしたアドレスの
バイトに“FF16"を書き込むことにより、既に書き込ま
れているデータを消去する。
リセットされてカウントを開始し、また、所定時間が経
過してカウント値がオーバフローすると、コントローラ
９がＸデコーダ4,Yデコーダ５及びコラムラッチ７へ制
御信号を出力し、E2PROM装置の処理モードを消去モード
とする。消去モードでは、Ｘデコーダ４が保持している
ページにおいてＹデコーダ５がデコードしたアドレスの
バイトに“FF16"を書き込むことにより、既に書き込ま
れているデータを消去する。
タイマ８が次にオーバフローすると、コントローラ９
がＸデコーダ4,Yデコーダ５及びコラムラッチ７へ制御
信号を出力し、E2PROM装置の処理モードを書き込むモー
ドとする。書き込みモードでは、コラムラッチ７が、前
記消去モードでデータを消去したメモリセル１の各バイ
トに、保持しているデータを出力し、記憶データが書き
換えられる。
がＸデコーダ4,Yデコーダ５及びコラムラッチ７へ制御
信号を出力し、E2PROM装置の処理モードを書き込むモー
ドとする。書き込みモードでは、コラムラッチ７が、前
記消去モードでデータを消去したメモリセル１の各バイ
トに、保持しているデータを出力し、記憶データが書き
換えられる。
タイマ８が次にオーバフローすると、コントローラ９
がＸデコーダ4,Yデコーダ５及びコラムラッチ７へ制御
信号を出力してE2PROM装置を初期状態として、データの
書き換えが終了する。
がＸデコーダ4,Yデコーダ５及びコラムラッチ７へ制御
信号を出力してE2PROM装置を初期状態として、データの
書き換えが終了する。
従来のE2PROM装置は、所定時間の経過によってタイマ
８がオーバフローする都度コントローラ９から出力され
る制御信号に応じてラッチモードから消去モード、さら
に書き込みモードへと移行する構成であるため、外部ノ
イズ,CPU誤動作またはCPU暴走等の影響を受けてデータ
バス及びアドレスバスへ出力された信号をE2PROM装置が
ラッチして一旦ラッチモードに入ると、時間経過に従っ
てラッチモードから消去モード、さらに書き込みモード
へと自動的に移行し、既に書き込まれているデータが破
壊されてしまうという問題がある。
８がオーバフローする都度コントローラ９から出力され
る制御信号に応じてラッチモードから消去モード、さら
に書き込みモードへと移行する構成であるため、外部ノ
イズ,CPU誤動作またはCPU暴走等の影響を受けてデータ
バス及びアドレスバスへ出力された信号をE2PROM装置が
ラッチして一旦ラッチモードに入ると、時間経過に従っ
てラッチモードから消去モード、さらに書き込みモード
へと自動的に移行し、既に書き込まれているデータが破
壊されてしまうという問題がある。
本発明はこのような問題を解決するためになされたも
のであって、データ破壊を防止するE2PROM装置の提供を
目的とする。
のであって、データ破壊を防止するE2PROM装置の提供を
目的とする。
本発明に係るE2PROM装置は、入力されたデータを一旦
ラッチしておき、既に書き込まれているデータを電気的
に消去した後、ラッチしておいた前記データを書き込む
E2PROM装置において、与えられた書き込みコマンドのコ
ードを保存するコマンド用のメモリと、タイマーで規定
された時間間隔で初期状態、ラッチ状態、消去状態及び
書込状態へ遷移する状態信号を出力し、前記ラッチ状態
の状態信号を出力している場合であって、前記コマンド
用メモリに書き込みコマンドのコードが保存されている
ときは、消去状態の状態信号を出力し、また保存されて
いないときは初期状態の状態信号を出力するコントロー
ラと、前記コントローラがラッチ状態の状態信号を出力
している場合であって、ラッチした前記データの全体に
対応する、既に書き込まれているデータの消去を許可す
る消去許可手段と、前記コマンド用のメモリに書き込み
コマンドのコードが保存されている場合のみ、ラッチし
た前記データの全体に対応する、既に書き込まれている
データを消去するデータ消去手段とを備えたことを特徴
とする。
ラッチしておき、既に書き込まれているデータを電気的
に消去した後、ラッチしておいた前記データを書き込む
E2PROM装置において、与えられた書き込みコマンドのコ
ードを保存するコマンド用のメモリと、タイマーで規定
された時間間隔で初期状態、ラッチ状態、消去状態及び
書込状態へ遷移する状態信号を出力し、前記ラッチ状態
の状態信号を出力している場合であって、前記コマンド
用メモリに書き込みコマンドのコードが保存されている
ときは、消去状態の状態信号を出力し、また保存されて
いないときは初期状態の状態信号を出力するコントロー
ラと、前記コントローラがラッチ状態の状態信号を出力
している場合であって、ラッチした前記データの全体に
対応する、既に書き込まれているデータの消去を許可す
る消去許可手段と、前記コマンド用のメモリに書き込み
コマンドのコードが保存されている場合のみ、ラッチし
た前記データの全体に対応する、既に書き込まれている
データを消去するデータ消去手段とを備えたことを特徴
とする。
書き込みコマンドのコードが書き込まれているときは
ラッチ状態から消去状態へ進み、続いてデータの書き換
えが行われる。しかしながら前記コードが書き込まれて
いないときは、ラッチ状態から消去状態へ進まず、先に
書き込まれているデータが消去されることがない。即ち
雑音等の原因でデータの消去，書き換えが生じることが
ないのである。
ラッチ状態から消去状態へ進み、続いてデータの書き換
えが行われる。しかしながら前記コードが書き込まれて
いないときは、ラッチ状態から消去状態へ進まず、先に
書き込まれているデータが消去されることがない。即ち
雑音等の原因でデータの消去，書き換えが生じることが
ないのである。
以下、本発明をその実施例を示す図面に基づき詳述す
る。第１図はE2PROM装置の構成を示すブロック図であっ
て、図中１はメモリセルである。データバス２及びアド
レスバス３は、E2PROM装置を搭載した図示省略するマイ
クロコンピュータのCPUから出力されたデータ及びアド
レスデータをE2PROM装置へ搬送する。Ｘデコーダ４は、
与えられたアドレスデータの上位バイトをデコードし、
デコードしたデータを保持する。また、Ｙデコーダ５
は、与えられたアドレスデータの下位バイトをデコード
してデコードしたバイトのＹゲート６を開き、CPUから
与えられた書き込みデータをコラムラッチ７へ出力し、
コラムラッチ７は、与えられたデータを一時的に保持す
る。
る。第１図はE2PROM装置の構成を示すブロック図であっ
て、図中１はメモリセルである。データバス２及びアド
レスバス３は、E2PROM装置を搭載した図示省略するマイ
クロコンピュータのCPUから出力されたデータ及びアド
レスデータをE2PROM装置へ搬送する。Ｘデコーダ４は、
与えられたアドレスデータの上位バイトをデコードし、
デコードしたデータを保持する。また、Ｙデコーダ５
は、与えられたアドレスデータの下位バイトをデコード
してデコードしたバイトのＹゲート６を開き、CPUから
与えられた書き込みデータをコラムラッチ７へ出力し、
コラムラッチ７は、与えられたデータを一時的に保持す
る。
タイマ８は、コラムラッチ７がデータをラッチする都
度リセットされるとともにカウントを開始する。コント
ローラ９は、Ｘデコーダ4,Yデコーダ５及びコラムラッ
チ７へ制御信号を出力し、E2PROM装置の処理モードを、
コントローラ９から出力された制御信号において、ラッ
チモード，消去モード，書き込みモードへと変換する。
度リセットされるとともにカウントを開始する。コント
ローラ９は、Ｘデコーダ4,Yデコーダ５及びコラムラッ
チ７へ制御信号を出力し、E2PROM装置の処理モードを、
コントローラ９から出力された制御信号において、ラッ
チモード，消去モード，書き込みモードへと変換する。
また、第２図は４進カウンタからなるコントローラ９
の構成を示す回路図であって、図中91及び92はＤフリッ
プフロップである。第１フリップフロップ91の出力端子
Q1は、２入力NANDゲート93の一方の入力端子に接続さ
れ、NANDゲート93の出力端子は２入力の第1NORゲート94
の一方の入力端子に接続される。第1NORゲート94の他方
の入力端子は、書き込みコマンドレジスタ95に接続され
る。この書き込みコマンドレジスタ95にはCPUから書き
込みコマンドが与えられる。第1NORゲート94の出力端子
は２入力の第2NORゲート96の一方の入力端子に接続さ
れ、また第1NORゲート94の出力端子は、２入力の第3NOR
ゲート97の一方の入力端子に接続される。さらに第2NOR
ゲート96の他方の入力端子は第２フリップフロップ92の
出力端子Q2に接続され、第2NORゲート96の出力端子は、
第１フリップフロップ91の入力端子Ｄに接続される。第
3NORゲート97の他方の入力端子は第１フリップフロップ
91の出力端子▲▼に接続され、第3NORゲート97の出
力端子は第２フリップフロップ92の入力端子Ｄに接続さ
れる。さらに、第２フリップフロップ92の出力端子▲
▼はNANDゲート93の他方の入力端子に接続される。
の構成を示す回路図であって、図中91及び92はＤフリッ
プフロップである。第１フリップフロップ91の出力端子
Q1は、２入力NANDゲート93の一方の入力端子に接続さ
れ、NANDゲート93の出力端子は２入力の第1NORゲート94
の一方の入力端子に接続される。第1NORゲート94の他方
の入力端子は、書き込みコマンドレジスタ95に接続され
る。この書き込みコマンドレジスタ95にはCPUから書き
込みコマンドが与えられる。第1NORゲート94の出力端子
は２入力の第2NORゲート96の一方の入力端子に接続さ
れ、また第1NORゲート94の出力端子は、２入力の第3NOR
ゲート97の一方の入力端子に接続される。さらに第2NOR
ゲート96の他方の入力端子は第２フリップフロップ92の
出力端子Q2に接続され、第2NORゲート96の出力端子は、
第１フリップフロップ91の入力端子Ｄに接続される。第
3NORゲート97の他方の入力端子は第１フリップフロップ
91の出力端子▲▼に接続され、第3NORゲート97の出
力端子は第２フリップフロップ92の入力端子Ｄに接続さ
れる。さらに、第２フリップフロップ92の出力端子▲
▼はNANDゲート93の他方の入力端子に接続される。
また、第１フリップフロップ91及び第２フリップフロ
ップ92それぞれの入力端子Ｔには、前記タイマ８から所
定時間如に制御クロック信号が入力され、また、第１フ
リップフロップ91及び第２フリップフロップ92の出力端
子Q1,▲▼,Q2,▲▼は、Ｘデコーダ,Yデコー
ダ，コラムラッチを制御する各制御信号を出力する。
ップ92それぞれの入力端子Ｔには、前記タイマ８から所
定時間如に制御クロック信号が入力され、また、第１フ
リップフロップ91及び第２フリップフロップ92の出力端
子Q1,▲▼,Q2,▲▼は、Ｘデコーダ,Yデコー
ダ，コラムラッチを制御する各制御信号を出力する。
以上のような構成のE2PROM装置の動作を説明する。第
３図は処理手順を説明するフローチャートである。CPU
へ書き込み命令が与えられると、書き込みデータ及び書
き込みアドレスがデータバス２及びアドレスバス３へ出
力され、データバス２へ出力されたデータをE2PROM装置
がラッチすると、コントローラ９はＸデコーダ4,Yデコ
ーダ５及びコラムラッチ７へ制御信号を出力し、処理モ
ードはラッチモードとなる。ラッチモードでは、アドレ
スバス３へ出力されたアドレスデータの上位バイト、即
ちデータを書き込むべき文章のページデータをＸデコー
ダ４がデコードしてそのページデータを保持し、また、
前記アドレスデータの下位バイト、即ちＸデコーダ４が
保持するページにおける書き込みバイトのアドレスータ
ををＹデコーダ５がデコードし、選択された該バイトの
Ｙゲート６を開成してデータバス２のデータがコラムラ
ッチ７へ出力され、このデータをコラムラッチ７が一時
的に保持する。
３図は処理手順を説明するフローチャートである。CPU
へ書き込み命令が与えられると、書き込みデータ及び書
き込みアドレスがデータバス２及びアドレスバス３へ出
力され、データバス２へ出力されたデータをE2PROM装置
がラッチすると、コントローラ９はＸデコーダ4,Yデコ
ーダ５及びコラムラッチ７へ制御信号を出力し、処理モ
ードはラッチモードとなる。ラッチモードでは、アドレ
スバス３へ出力されたアドレスデータの上位バイト、即
ちデータを書き込むべき文章のページデータをＸデコー
ダ４がデコードしてそのページデータを保持し、また、
前記アドレスデータの下位バイト、即ちＸデコーダ４が
保持するページにおける書き込みバイトのアドレスータ
ををＹデコーダ５がデコードし、選択された該バイトの
Ｙゲート６を開成してデータバス２のデータがコラムラ
ッチ７へ出力され、このデータをコラムラッチ７が一時
的に保持する。
コラムラッチ７がデータをラッチすると、タイマ８が
リセットされてカウントを開始しするとともに、コント
ローラ９に制御クロック信号が与えられ、コントローラ
９がＸデコーダ4,Yデコーダ５及びコラムラッチ７へ制
御信号を出力し、E2PROM装置をラッチモードにする。さ
らに、データバス２からラッチしたデータが、CPUに与
えられた書き込み命令に基づく書き込むべきデータであ
る場合、CPUにより所定アドレスに配置されている書き
込みコマンドレジスタ95に書き込みコマンドのコードが
書き込まれるとともに、コントローラ９に制御クロック
信号が与えられ、コントローラ９がＸデコーダ4,Yデコ
ーダ５及びコラムラッチ７へ制御信号を出力し、E2PROM
装置を消去モードにする。
リセットされてカウントを開始しするとともに、コント
ローラ９に制御クロック信号が与えられ、コントローラ
９がＸデコーダ4,Yデコーダ５及びコラムラッチ７へ制
御信号を出力し、E2PROM装置をラッチモードにする。さ
らに、データバス２からラッチしたデータが、CPUに与
えられた書き込み命令に基づく書き込むべきデータであ
る場合、CPUにより所定アドレスに配置されている書き
込みコマンドレジスタ95に書き込みコマンドのコードが
書き込まれるとともに、コントローラ９に制御クロック
信号が与えられ、コントローラ９がＸデコーダ4,Yデコ
ーダ５及びコラムラッチ７へ制御信号を出力し、E2PROM
装置を消去モードにする。
一方、外乱,CPU誤動作,CPU暴走等によってCPUからデ
ータバス２へデータが出力された場合、書き込みコマン
ドレジスタ95には書き込みコマンドのコードが書き込ま
れない。従って、データラッチ後、所定時間が経過して
もコントローラ９から制御信号が出力されないまま、所
定時間が経過してタイマ８がオーバフローし、E2PROM装
置を初期状態にする。
ータバス２へデータが出力された場合、書き込みコマン
ドレジスタ95には書き込みコマンドのコードが書き込ま
れない。従って、データラッチ後、所定時間が経過して
もコントローラ９から制御信号が出力されないまま、所
定時間が経過してタイマ８がオーバフローし、E2PROM装
置を初期状態にする。
消去モードでは、Ｘデコーダ４が保持しているページ
においてＹデコーダ５がデコードしたアドレスデータに
より選択されるメモリセル１のバイトに“FF16"を書き
込むことにより、既に書き込まれているデータを消去す
る。
においてＹデコーダ５がデコードしたアドレスデータに
より選択されるメモリセル１のバイトに“FF16"を書き
込むことにより、既に書き込まれているデータを消去す
る。
また、所定時間が経過してタイマ８のカウトト値がオ
ーバフローすると、コントローラ９に制御クロック信号
が与えられ、コントローラ９が制御信号をＸデコーダ4,
Yデコーダ５及びコラムラッチ７へ出力し、E2PROM装置
を書き込みモードにする。書き込みコードでは、コラム
ラッチ７が、前記消去モードでデータを消去したメモリ
セル１のバイトに、保持しているデータを書き込む。
ーバフローすると、コントローラ９に制御クロック信号
が与えられ、コントローラ９が制御信号をＸデコーダ4,
Yデコーダ５及びコラムラッチ７へ出力し、E2PROM装置
を書き込みモードにする。書き込みコードでは、コラム
ラッチ７が、前記消去モードでデータを消去したメモリ
セル１のバイトに、保持しているデータを書き込む。
タイマ８が次にオーバフローすると、コントローラ９
がＸデコーダ4,Yデコーダ５及びコラムラッチ７へ制御
信号を出力して初期状態に戻し、データの書き換えが完
了する。
がＸデコーダ4,Yデコーダ５及びコラムラッチ７へ制御
信号を出力して初期状態に戻し、データの書き換えが完
了する。
次に、第２図に示した回路図に基づき、処理モード変
換の動作を説明する。なお、コントローラ９は、（Q1,Q
2）の値が（0,0）のとき初期状態、（1,0）のときラッ
チモード、（1,1）のとき消去モード、（0,1）のとき書
込みモードの制御信号を装置要部へ出力し処理モードを
制御する。また、書き込みコマンドレジスタ95は、書き
込みコマンドのコードが書き込まれた状態では“H"を出
力し、NORゲート94へこれを与える。このコードの書き
込みがない状態では“L"を出力する。さらに、制御クロ
ック信号は、コラムラッチ７が最初にデータをラッチし
たとき、及び書き込みコマンドレジスタ95に所定コード
が書き込まれたとき、及びタイマ８がオーバフローした
ときに、コントローラ９へ出力される。
換の動作を説明する。なお、コントローラ９は、（Q1,Q
2）の値が（0,0）のとき初期状態、（1,0）のときラッ
チモード、（1,1）のとき消去モード、（0,1）のとき書
込みモードの制御信号を装置要部へ出力し処理モードを
制御する。また、書き込みコマンドレジスタ95は、書き
込みコマンドのコードが書き込まれた状態では“H"を出
力し、NORゲート94へこれを与える。このコードの書き
込みがない状態では“L"を出力する。さらに、制御クロ
ック信号は、コラムラッチ７が最初にデータをラッチし
たとき、及び書き込みコマンドレジスタ95に所定コード
が書き込まれたとき、及びタイマ８がオーバフローした
ときに、コントローラ９へ出力される。
初期状態では、第１フリップフロップ91及び第２フリ
ップフロップ92はリセットされており、第１フリップフ
ロップ91の出力端子Q1から“0"、第２フリップフロップ
92の出力端子▲▼から“1"がNANDゲート93へ出力さ
れ、NANDゲート93は、第1NORゲート94へ“1"を出力す
る。また、初期状態では、書き込みコマンドレジスタ95
に書き込みコマンドのコードが書き込まれておらず、
“L"を出力しているため、第1NORゲート94から信号線ａ
への出力は“1"である。一方、第２フリップフロップ92
の出力端子Q2から第2NORゲート96への出力が“0"である
ので、第１フリップフロップ91のＤ入力は“1"なる。ま
た、第3NORゲート97へは、信号線ａから“0",第１フリ
ップフロップ91の出力端子▲▼から“1"が出力さ
れ、第２フリップフロップ92のＤ入力は“0"となる。こ
の状態ではE2PROM装置がデータバス２からデータをラッ
チしてコントローラ９に制御クロック信号が与えられる
と、出力端子Q1の出力が“1"に反転し、また出力端子Q2
の出力は“0"のままであるので、処理モードはラッチモ
ード（1,0）へ移行する。
ップフロップ92はリセットされており、第１フリップフ
ロップ91の出力端子Q1から“0"、第２フリップフロップ
92の出力端子▲▼から“1"がNANDゲート93へ出力さ
れ、NANDゲート93は、第1NORゲート94へ“1"を出力す
る。また、初期状態では、書き込みコマンドレジスタ95
に書き込みコマンドのコードが書き込まれておらず、
“L"を出力しているため、第1NORゲート94から信号線ａ
への出力は“1"である。一方、第２フリップフロップ92
の出力端子Q2から第2NORゲート96への出力が“0"である
ので、第１フリップフロップ91のＤ入力は“1"なる。ま
た、第3NORゲート97へは、信号線ａから“0",第１フリ
ップフロップ91の出力端子▲▼から“1"が出力さ
れ、第２フリップフロップ92のＤ入力は“0"となる。こ
の状態ではE2PROM装置がデータバス２からデータをラッ
チしてコントローラ９に制御クロック信号が与えられる
と、出力端子Q1の出力が“1"に反転し、また出力端子Q2
の出力は“0"のままであるので、処理モードはラッチモ
ード（1,0）へ移行する。
ラッチモードへ移行すると、コラムラッチ７がデータ
をデータバス２から順次ラッチし、データをラッチする
都度、タイマ８はリセットされ、カウントを開始する。
第１フリップフロップ91の出力端子Q1の出力が“1"、第
２フリップフロップ92の出力端子▲▼の出力が“1"
となり、NANDゲート93の出力は“0"となる。また、デー
タバス２からラッチしたデータがCPUへのデータ書き込
み命令に基づくメモリに書き込むべきデータである場
合、書き込みコマンドレジスタ95には書き込みコマンド
のコードが書き込まれ、書き込みコマンドレジスタ95は
“1"を出力するので、第1NORゲート94から信号線ａへの
出力は“0"となる。従って、第2NORゲート96へは第２フ
リップフロップ92の出力端子Q2から“0"が出力されてい
るため、第１フリップフロップ91のＤ入力は“1"とな
る。また、第3NORゲート97は、信号線ａを介して“0",
第１フリップフロップ91の出力端子▲▼から“0"が
出力され、第２フリップフロップ92のＤ入力は“1"とな
る。このラッチモードにおいて、書き込みコマンドレジ
スタ95に書き込みコマンドのコードが書き込まれた際に
第１フリップフロップ91及び第２フリップフロップ92の
それぞれの入力端子Ｔに制御クロック信号が与えられる
と、出力端子Q1の出力が“1",出力端子Q2の出力が“1"
であるので、消去モード（1,1）へ移行する。
をデータバス２から順次ラッチし、データをラッチする
都度、タイマ８はリセットされ、カウントを開始する。
第１フリップフロップ91の出力端子Q1の出力が“1"、第
２フリップフロップ92の出力端子▲▼の出力が“1"
となり、NANDゲート93の出力は“0"となる。また、デー
タバス２からラッチしたデータがCPUへのデータ書き込
み命令に基づくメモリに書き込むべきデータである場
合、書き込みコマンドレジスタ95には書き込みコマンド
のコードが書き込まれ、書き込みコマンドレジスタ95は
“1"を出力するので、第1NORゲート94から信号線ａへの
出力は“0"となる。従って、第2NORゲート96へは第２フ
リップフロップ92の出力端子Q2から“0"が出力されてい
るため、第１フリップフロップ91のＤ入力は“1"とな
る。また、第3NORゲート97は、信号線ａを介して“0",
第１フリップフロップ91の出力端子▲▼から“0"が
出力され、第２フリップフロップ92のＤ入力は“1"とな
る。このラッチモードにおいて、書き込みコマンドレジ
スタ95に書き込みコマンドのコードが書き込まれた際に
第１フリップフロップ91及び第２フリップフロップ92の
それぞれの入力端子Ｔに制御クロック信号が与えられる
と、出力端子Q1の出力が“1",出力端子Q2の出力が“1"
であるので、消去モード（1,1）へ移行する。
しかし、外乱,CPUの誤動作または暴走等によるデータ
がデータバス２へ出力され、このデータをコラムラッチ
７がラッチした場合、書き込みコマンドレジスタ95の出
力が“1"にならないまま、所定時間が経過するとタイマ
がオーバフローし、制御クローク信号が第１フリップフ
ロップ91及び第２フリップフロップ92の入力端子Ｔに与
えられる。その際、信号線ａへの出力が“1",第２フリ
ップフロップ92の出力端子Q2出力が“0"であるので、第
１フリップフロップ91のＤ入力は“0"であるので、制御
クロック信号の入力に応じて制御信号（0,0）が出力さ
れ、E2PROMは初期状態となる。
がデータバス２へ出力され、このデータをコラムラッチ
７がラッチした場合、書き込みコマンドレジスタ95の出
力が“1"にならないまま、所定時間が経過するとタイマ
がオーバフローし、制御クローク信号が第１フリップフ
ロップ91及び第２フリップフロップ92の入力端子Ｔに与
えられる。その際、信号線ａへの出力が“1",第２フリ
ップフロップ92の出力端子Q2出力が“0"であるので、第
１フリップフロップ91のＤ入力は“0"であるので、制御
クロック信号の入力に応じて制御信号（0,0）が出力さ
れ、E2PROMは初期状態となる。
前述の如く消去モードへ移行するろ、メモリセル１の
書き込みアドレスのバイトに“FF16"を書き込んで、既
に書き込まれていたデータを一旦消去する。その際、第
１フリップフロップ91の出力端子Q1の出力は“1",第２
フリップフロップ92の出力端子▲▼の出力は“0"で
あるので、NANDゲート93の出力は“1"となる。書き込み
コマンドレジスタ95の出力は、所定コードが書き込まれ
た後、再び“L"となっているので、信号線ａへの出力は
“0"である。一方、第２フリップフロップ92の出力端子
Q2の出力が“1"であるので、第2NORゲート96への入力が
“0,1"となって、第１フリップフロップ91のＤ入力が
“0",また第3NORゲート97へは、信号線ａを介して“0",
第１フリップフロップ91の出力端子▲▼から“0"が
入力され、第２フリップフロップ92のＤ入力は“1"とな
る。この消去モードにおいて、所定時間が経過してタイ
マ８がオーバフローし、制御クロック信号が第１フリッ
プフロップ91及び第２フリップフロップ92それぞれの入
力端子Ｔに入力されると、制御信号（0,1）が出力さ
れ、書き込みモードになる。
書き込みアドレスのバイトに“FF16"を書き込んで、既
に書き込まれていたデータを一旦消去する。その際、第
１フリップフロップ91の出力端子Q1の出力は“1",第２
フリップフロップ92の出力端子▲▼の出力は“0"で
あるので、NANDゲート93の出力は“1"となる。書き込み
コマンドレジスタ95の出力は、所定コードが書き込まれ
た後、再び“L"となっているので、信号線ａへの出力は
“0"である。一方、第２フリップフロップ92の出力端子
Q2の出力が“1"であるので、第2NORゲート96への入力が
“0,1"となって、第１フリップフロップ91のＤ入力が
“0",また第3NORゲート97へは、信号線ａを介して“0",
第１フリップフロップ91の出力端子▲▼から“0"が
入力され、第２フリップフロップ92のＤ入力は“1"とな
る。この消去モードにおいて、所定時間が経過してタイ
マ８がオーバフローし、制御クロック信号が第１フリッ
プフロップ91及び第２フリップフロップ92それぞれの入
力端子Ｔに入力されると、制御信号（0,1）が出力さ
れ、書き込みモードになる。
書き込みモードになると、消去モードにおいてデータ
を一旦消去したアドレスのバイトにコラムラッチ７がラ
ッチしたデータを書き込む。第１フリップフロップ91の
出力端子Q1の出力が“0",第２フリップフロップ92の出
力端子▲▼の出力が“0"であるので、NANDゲート93
は、入力“0,0"に対して“1"を出力する。書き込みコマ
ンドレジスタ95からの出力は“L"であるので、第1NORゲ
ート94は、入力“1,0"に対して、信号線ａへ“0"を出力
する。従って、第2NORゲート96へは、第２フリップフロ
ップ92の出力端子Q2から“1",信号線ａを介して“0"が
入力され、第１フリップフロップ91のＤ入力は“0"とな
る。一方、第3NORゲート97は、信号線ａを介して“0",
第１フリップフロップ91の出力端子▲▼から“1"が
入力され、第２フリップフロップ92のＤ入力は“0"とな
る。この書き込みモードにおいて、所定時間が経過して
タイマ８がオーバフローし、制御クロック信号が第１フ
リップフロップ91及び第２フリップフロップ92それぞれ
の入力端子Ｔに与えられると、コントローラ９は、制御
信号（0,0）を出力して初期状態となり、データ書き込
みが完了する。
を一旦消去したアドレスのバイトにコラムラッチ７がラ
ッチしたデータを書き込む。第１フリップフロップ91の
出力端子Q1の出力が“0",第２フリップフロップ92の出
力端子▲▼の出力が“0"であるので、NANDゲート93
は、入力“0,0"に対して“1"を出力する。書き込みコマ
ンドレジスタ95からの出力は“L"であるので、第1NORゲ
ート94は、入力“1,0"に対して、信号線ａへ“0"を出力
する。従って、第2NORゲート96へは、第２フリップフロ
ップ92の出力端子Q2から“1",信号線ａを介して“0"が
入力され、第１フリップフロップ91のＤ入力は“0"とな
る。一方、第3NORゲート97は、信号線ａを介して“0",
第１フリップフロップ91の出力端子▲▼から“1"が
入力され、第２フリップフロップ92のＤ入力は“0"とな
る。この書き込みモードにおいて、所定時間が経過して
タイマ８がオーバフローし、制御クロック信号が第１フ
リップフロップ91及び第２フリップフロップ92それぞれ
の入力端子Ｔに与えられると、コントローラ９は、制御
信号（0,0）を出力して初期状態となり、データ書き込
みが完了する。
〔発明の効果〕 本発明のE2PROM装置は、ラッチモードから消去モード
に移行する際に、単なる時間経過のみで移行せず、ラッ
チしたデータがメモリに書き込むべきデータである場
合、書き込みコマンドのコードを書き込むことではじめ
て消去を許可するから、書き込んだデータがノイズ等の
ために不用意に書き換えられることを回避でき防止され
るという優れた効果を奏する。
に移行する際に、単なる時間経過のみで移行せず、ラッ
チしたデータがメモリに書き込むべきデータである場
合、書き込みコマンドのコードを書き込むことではじめ
て消去を許可するから、書き込んだデータがノイズ等の
ために不用意に書き換えられることを回避でき防止され
るという優れた効果を奏する。
つまり、書込みコマンドのコードを書き込んだ場合に
のみデータ消去を行わせるので、雑音によって偶発的に
所定アドレスの全ビットの内容が所定モードと同一とな
る可能性は極めて低く、信頼性が高いのである。
のみデータ消去を行わせるので、雑音によって偶発的に
所定アドレスの全ビットの内容が所定モードと同一とな
る可能性は極めて低く、信頼性が高いのである。
第１図は本発明に係るE2PROM装置の構成を示すブロック
図、第２図はそのコントローラの構成を示すブロック
図、第３図は処理モード移行の手順を説明するフローチ
ャート、第４図は従来の処理モード移行手順を説明する
フローチャートである。 １……メモリセル、２……データバス、３……アドレス
バス、４……Ｘデコーダ、５……Ｙデコーダ、６……Ｙ
ゲート、７……コラムラッチ、８……タイマ、９……コ
ントローラ、91……第１フリップフロップ、92……第２
フリップフロップ、93……NANDゲート、94……第1NORゲ
ート、95……書き込みコマンドレジスタ、96……第2NOR
ゲート、97……第3NORゲート、98……制御信号デコーダ なお、図中、同一符号は同一、又は相当部分を示す。
図、第２図はそのコントローラの構成を示すブロック
図、第３図は処理モード移行の手順を説明するフローチ
ャート、第４図は従来の処理モード移行手順を説明する
フローチャートである。 １……メモリセル、２……データバス、３……アドレス
バス、４……Ｘデコーダ、５……Ｙデコーダ、６……Ｙ
ゲート、７……コラムラッチ、８……タイマ、９……コ
ントローラ、91……第１フリップフロップ、92……第２
フリップフロップ、93……NANDゲート、94……第1NORゲ
ート、95……書き込みコマンドレジスタ、96……第2NOR
ゲート、97……第3NORゲート、98……制御信号デコーダ なお、図中、同一符号は同一、又は相当部分を示す。
フロントページの続き (72)発明者 高比良 賢一 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社北伊丹製作所内 (72)発明者 松原 利之 兵庫県伊丹市瑞原４丁目１番地 三菱電 機セミコンダクタソフトウエア 株式会 社北伊丹事業所内 (72)発明者 藤岡 宗三 兵庫県伊丹市瑞原４丁目１番地 三菱電 機セミコンダクタソフトウエア 株式会 社北伊丹事業所内 (72)発明者 井上 健 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社北伊丹製作所内 (56)参考文献 特開 昭61−184795（ＪＰ，Ａ) 特開 平１−166396（ＪＰ，Ａ)
Claims (1)
- 【請求項１】入力されたデータを一旦ラッチしておき、
既に書き込まれているデータを電気的に消去した後、ラ
ッチしておいた前記データを書き込むE2PROM装置におい
て、 与えられた書き込みコマンドのコードを保存するコマン
ド用のメモリと、 タイマーで規定された時間間隔で初期状態、ラッチ状
態、消去状態及び書込状態へ遷移する状態信号を出力
し、前記ラッチ状態の状態信号を出力している場合であ
って、前記コマンド用メモリに書き込みコマンドのコー
ドが保存されているときは、消去状態の状態信号を出力
し、また保存されていないときは初期状態の状態信号を
出力するコントローラと、 前記コントローラがラッチ状態の状態信号を出力してい
る場合であって、ラッチした前記データの全体に対応す
る、既に書き込まれているデータの消去を許可する消去
許可手段と、 前記コマンド用のメモリに書き込みコマンドのコードが
保存されている場合のみ、ラッチした前記データの全体
に対応する、既に書き込まれているデータを消去するデ
ータ消去手段と を備えたことを特徴とするE2PROM装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14773088A JP2847367B2 (ja) | 1988-06-14 | 1988-06-14 | Ｅ▲上２▼ｐｒｏｍ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14773088A JP2847367B2 (ja) | 1988-06-14 | 1988-06-14 | Ｅ▲上２▼ｐｒｏｍ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH023184A JPH023184A (ja) | 1990-01-08 |
| JP2847367B2 true JP2847367B2 (ja) | 1999-01-20 |
Family
ID=15436856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14773088A Expired - Fee Related JP2847367B2 (ja) | 1988-06-14 | 1988-06-14 | Ｅ▲上２▼ｐｒｏｍ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2847367B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61184795A (ja) * | 1985-02-13 | 1986-08-18 | Toshiba Corp | 電気的消去・再書込み可能な読出し専用メモリ |
| JPH01166396A (ja) * | 1987-12-23 | 1989-06-30 | Hitachi Ltd | 半導体記憶装置 |
-
1988
- 1988-06-14 JP JP14773088A patent/JP2847367B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH023184A (ja) | 1990-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940002754B1 (ko) | 반도체 집적회로 장치의 제어방법 | |
| JP2597153B2 (ja) | 書込み保護装置 | |
| JP3292864B2 (ja) | データ処理装置 | |
| JPH0612863A (ja) | デュアルポートｄｒａｍ | |
| JPH1050078A (ja) | 電気的に消去およびプログラムが可能なリード・オンリ・メモリの消去およびプログラミング保護方法および装置 | |
| JPH0514946B2 (ja) | ||
| JP2784550B2 (ja) | 半導体記憶装置 | |
| JP2621894B2 (ja) | マイクロコンピュータ | |
| JP3025842B2 (ja) | マイクロプロセッサを備える電子システムのメモリ領域を保護するための装置 | |
| JP2847367B2 (ja) | Ｅ▲上２▼ｐｒｏｍ装置 | |
| JPH03204053A (ja) | 読出し専用メモリ | |
| JPS62245353A (ja) | Ｅｅｐｒｏｍのデ−タ書換え防止回路 | |
| JP2590172B2 (ja) | シングルチップマイクロコンピュータ | |
| KR920003271B1 (ko) | 마이컴의 제어에 의한 메모리 라이트 방지회로 | |
| JP3102336B2 (ja) | 不正データ書き込み防止回路 | |
| JPH04313891A (ja) | Ｉｃカード | |
| JP3615812B2 (ja) | フラッシュメモリの消去コマンドラッチ回路 | |
| JPH05324486A (ja) | 記憶装置 | |
| JP3432642B2 (ja) | メモリシステム | |
| JPH03276346A (ja) | メモリカード | |
| JP2575436B2 (ja) | フリップフロップ回路を内蔵した半導体集積回路 | |
| JPS63158682A (ja) | Ｉｃカード | |
| RU2032234C1 (ru) | Репрограммируемое постоянное запоминающее устройство | |
| JPS63123185A (ja) | Ｉｃカ−ド | |
| JPH09282302A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |