JPH09282302A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 インターフェースされる外部機器の種類に応
じて、不揮発性メモリの特定のアドレス領域の大きさを
可変とする。 【解決手段】 マイクロコンピュータがリセット解除さ
れた後、レジスタ１７には、ＥＥＰＲＯＭ１の特定のア
ドレス領域の大きさを可変とする為の最終アドレスデー
タが１回のみセットされる。従って、インターフェース
される外部機器の種類に応じて、ＥＥＰＲＯＭ１のデー
タ書き換え禁止領域を可変でき、マイクロコンピュータ
の適用範囲が拡大されて汎用性が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フラッシュメモリ
（ＥＥＰＲＯＭ）を内蔵するマイクロコンピュータに関
する。

【０００２】

【従来の技術】１チップマイクロコンピュータとは、プ
ログラムメモリ（不揮発性メモリ）を同一チップ上に集
積化したものである。前記プログラムメモリには、マス
クＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等が使用される。 （１）マスクＲＯＭ内蔵の場合 複数枚のマスクを１度製造してしまえば、量産効率を向
上でき且つチップ面積を小さくできる利点がある。しか
し、プログラム変更が要求されると、複数枚のマスクを
再度製造する必要があり、多くの製造時間を要して前記
要求に迅速に対応できない欠点がある。 （２）ＥＰＲＯＭ内蔵の場合 現データを紫外線消去した後に新データを書き込むこと
で、プログラム変更に迅速に対応できる利点がある。し
かし、現データが全て紫外線消去されてしまい、消去不
要であった同一データを再度書き込まなければならない
欠点がある。 （３）ＥＥＰＲＯＭ内蔵の場合 現データを電気的消去した後に新データを書き込むこと
で、プログラム変更に迅速に対応できる利点がある。ま
た、現データを部分的に消去できるので、消去不要のデ
ータをそのまま残すことができる。

【０００３】さて、最近の１チップマイクロコンピュー
タは、前記各不揮発性メモリの利点を利用し、ＥＥＰＲ
ＯＭを内蔵する傾向が高い。前記ＥＥＰＲＯＭは、１チ
ップマイクロコンピュータの動作制御の為のプログラム
メモリとして使用される。ここで、前記ＥＥＰＲＯＭの
アドレス領域の内、特定のアドレス領域Ａはデータ書き
換えが行われないマスクＲＯＭと同等に取り扱われる領
域、残余のアドレス領域Ｂは必要に応じてデータ書き換
えが行われる領域とする。

【０００４】

【発明が解決しようとする課題】ところで、前記ＥＥＰ
ＲＯＭは書き込み済データを電気的に消去できる特性を
有しているが、アドレス領域ＡはマスクＲＯＭと同等に
取り扱われる為、アドレス領域Ａのデータが消去される
様な誤動作は禁止する必要がある。しかしながら、外部
機器と前記１チップマイクロコンピュータとを接続し、
前記外部機器から前記１チップマイクロコンピュータに
前記ＥＥＰＲＯＭのアドレス領域Ａのアドレスデータを
供給した場合、前記ＥＥＰＲＯＭのアドレス領域Ａのデ
ータ書き換えを禁止する術が無い為、前記ＥＥＰＲＯＭ
のアドレス領域Ａのプログラムが一部変更されてしま
い、この結果、前記１チップマイクロコンピュータが誤
動作してしまう問題があった。

【０００５】前記問題を解決するには、前記外部機器か
ら前記１チップマイクロコンピュータに供給されるアド
レスデータが前記ＥＥＰＲＯＭのアドレス領域Ａ及びＢ
の何れに属するのかを検出する手段を設け、前記アドレ
スデータが前記アドレス領域Ａに属した場合は、前記Ｅ
ＥＰＲＯＭのデータ書き換えを禁止する様に動作させれ
ば良い。

【０００６】一方、前記検出手段を設けたとしても、前
記ＥＥＰＲＯＭのアドレス領域Ａのアドレス数は、固定
されたままであり、前記１チップマイクロコンピュータ
と接続される外部機器の種類に応じて可変することがで
きない。特に、外部機器の種類によっては、前記ＥＥＰ
ＲＯＭのアドレス領域Ａを拡大しないと、前記１チップ
マイクロコンピュータを適用できない場合がある。従っ
て、前記１チップマイクロコンピュータの適用範囲が制
限されてしまう問題があった。

【０００７】そこで、本発明は、インターフェースされ
る外部機器の種類に応じて、不揮発性メモリの特定のア
ドレス領域を可変できるマイクロコンピュータを提供す
ることを目的とする。

【０００８】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、データを繰り返し書
き込み及び読み出しできると共に書き込み済のデータを
電気的に消去できるメモリであって，特定のアドレス領
域を、残余のアドレス領域のデータを書き換える為のプ
ログラム領域に割り当てた不揮発性メモリと、前記不揮
発性メモリの特定のアドレス領域又は残余のアドレス領
域の何れが指定されたのかを検出し、前記不揮発性メモ
リの特定のアドレス領域が指定された時、前記不揮発性
メモリのデータ書き換え動作を禁止させるアドレス検出
回路と、前記不揮発性メモリの特定のアドレス領域及び
残余のアドレス領域の境とすべきアドレスを、前記アド
レス検出回路に設定させる設定回路と、を備え、前記不
揮発性メモリの特定のアドレス領域を可変とできる点で
ある。

【０００９】

【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は本発明のマイクロコンピュータを
示す回路ブロック図であり、１チップ上に集積化され
る。図２は図１の動作を説明する為のタイムチャートで
ある。図１において、（１）はＥＥＰＲＯＭである。Ｅ
ＥＰＲＯＭ（１）は、データを繰り返し書き込み及び読
み出しできると共に書き込み済データを電気的に消去で
きる不揮発性メモリである。ＥＥＰＲＯＭ（１）のアド
レス領域Ａは、残余のアドレス領域Ｂのデータ書き換え
用のプログラム領域に割り当てられ、アドレス領域Ｂ
は、１チップマイクロコンピュータの動作制御等の為の
データ領域に割り当てられる。ＥＥＰＲＯＭ（１）は、
アドレスデータが印加される端子ＡＤ、書き込みデータ
が印加される端子ＤＩＮ、読み出しデータが出力される
端子ＤＯＵＴ、書き込みモード設定信号が印加される端
子ＷＥを有している。尚、ＥＥＰＲＯＭ（１）のアドレ
ス領域Ａのプログラムは、外部ＰＲＯＭライタ（図示せ
ず）からＥＥＰＲＯＭ（１）にデータを供給することに
より容易に変更でき、プログラム変更に迅速に対応でき
る。

【００１０】（２）はＣＰＵであり、ＥＥＰＲＯＭ
（１）の端子ＤＯＵＴからの読み出しデータに基づいて
動作するものである。ＣＰＵ（２）は、プログラムカウ
ンタ（３）、インストラクションレジスタ、インストラ
クションデコーダ、演算論理ユニット等、論理動作を実
行するのに必要な構成を含むものとする。（４）はラッ
チ回路であり、ＥＥＰＲＯＭ（１）のアドレスデータの
ビット数ｍと等しい個数だけ設けられる。ラッチ回路
（４）のＬ端子はアドレスバス（５）ｍ本を介してＣＰ
Ｕ（２）のアドレス端子と並列接続され、Ｃ端子はＣＰ
Ｕ（２）のクロック端子と共通接続される。即ち、ラッ
チ回路（４）は、クロックＣＫ０に同期してアドレスデ
ータをラッチする。

【００１１】（６）はラッチ回路であり、ＥＥＰＲＯＭ
（１）の１バイトのビット数ｎと等しい個数だけ設けら
れる。ラッチ回路（６）のＬ端子はデータバス（７）ｎ
本を介してＣＰＵ（２）のデータ端子と並列接続され、
Ｃ端子はＣＰＵ（２）の他のクロック端子と共通接続さ
れ、Ｑ端子はＥＥＰＲＯＭ（１）の端子ＤＩＮと接続さ
れる。即ち、ラッチ回路（６）は、クロックＣＫ１に同
期して書き込みデータをラッチすると共にＥＥＰＲＯＭ
（１）に供給する。

【００１２】ＡＮＤゲート（８）（９）及びＯＲゲート
（１０）は切換回路を構成する。該切換回路は、ラッチ
回路（４）と等しい個数ｍだけ設けられる。ＡＮＤゲー
ト（８）の一方の入力端子はプログラムカウンタ（３）
の出力端子と接続され、ＡＮＤゲート（９）の一方の入
力端子はラッチ回路（４）のＱ端子と接続され、ＯＲゲ
ート（１０）の出力端子はＥＥＰＲＯＭ（１）の端子Ａ
Ｄと接続される。即ち、切換回路は、後述する選択信号
ＳＥＬＥＣＴに応じて、プログラムカウンタ（３）又は
ラッチ回路（４）の何れか一方のアドレスデータをＥＥ
ＰＲＯＭ（１）に供給する。

【００１３】（１１）はメモリ制御回路である。ＥＥＰ
ＲＯＭ（１）からアドレス領域Ｂのデータ書き換えを開
始するプログラム命令が読み出された時、ＣＰＵ（２）
は該プログラム命令を解読してスタートパルスＳＴＡＲ
Ｔを出力する。メモリ制御回路（１１）は、スタートパ
ルスＳＴＡＲＴの立ち下がりを検出し、ここから時間Ｔ
１だけ経過した後に時間Ｔ２だけローレベルとなるモー
ド制御信号ＭＯＤＥを出力し、ＥＥＰＲＯＭ（１）の端
子ＷＥに供給する。従って、ＥＥＰＲＯＭ（１）は、モ
ード制御信号ＭＯＤＥがローレベルとなる期間Ｔ２の
み、書き込みモードに設定される。尚、期間Ｔ２は、Ｅ
ＥＰＲＯＭ（１）が指定されたアドレスにデータを書き
込む為に必要十分な時間に設定されている。メモリ制御
回路（１１）は、モード制御信号ＭＯＤＥの立ち上がり
を検出し、エンドパルスＥＮＤを出力する。メモリ制御
回路（１１）は、スタートパルスＳＴＡＲＴの立ち下が
りからエンドパルスＥＮＤの立ち下がりまでの期間の
み、ローレベルとなる選択信号ＳＥＬＥＣＴを出力す
る。従って、前記切換回路は、選択信号ＳＥＬＥＣＴが
ローレベルとなる期間のみ、プログラムカウンタ（３）
の出力を遮断し、ラッチ回路（４）の出力をＥＥＰＲＯ
Ｍ（１）の端子ＡＤに供給する。

【００１４】（１２）はＣＰＵ制御回路である。ＥＥＰ
ＲＯＭ（１）の１命令の実行時間はμｓｅｃ単位である
が、ＥＥＰＲＯＭ（１）のデータ書き込み時間はｍｓｅ
ｃ単位と非常に長い。そこで、ＥＥＰＲＯＭ（１）が書
き込みモードとなる期間Ｔ２は、ＣＰＵ（２）がＥＥＰ
ＲＯＭ（１）の端子ＤＯＵＴの不定出力の影響を受ける
のを禁止し、プログラムカウンタ（３）の値を現状のま
ま停止させる必要がある。ＣＰＵ制御回路（１２）は、
スタートパルスＳＴＡＲＴの立ち下がりからエンドパル
スＥＮＤの立ち下がりまでの期間のみ、禁止信号ＩＮＨ
を出力する。ＣＰＵ（２）は、禁止信号ＩＮＨを検出
し、前記禁止動作を行う。

【００１５】（１３）はクロックジェネレータであり、
クロックＣＫをＣＰＵ（２）に供給する。ＣＰＵ（２）
は、クロックＣＫを基に、１チップマイクロコンピュー
タを動作させる為のシステムクロックを作成する。以
下、図１の動作を図２のタイムチャートを基に説明す
る。尚、初期状態では、モード制御信号ＭＯＤＥ及び選
択信号ＳＥＬＥＣＴはハイレベルであり、ＥＥＰＲＯＭ
（１）は、プログラムカウンタ（３）でアドレス指定さ
れる読み出しモードに設定されているものとする。ま
た、プログラム命令Ｘはアドレスデータをラッチ回路
（４）にラッチさせる命令、プログラム命令Ｘ＋１は書
き込みデータをラッチ回路（６）にラッチさせる命令、
プログラム命令Ｘ＋２はＥＥＰＲＯＭ（１）にデータを
書き込ませる命令である。

【００１６】ＥＥＰＲＯＭ（１）の端子ＤＯＵＴからプ
ログラム命令Ｘが読み出されると、該プログラム命令Ｘ
がＣＰＵ（２）で解読され、アドレスデータがクロック
ＣＫ０に同期してラッチ回路（４）にラッチされる。プ
ログラムカウンタ（３）が所定値インクリメントされ、
ＥＥＰＲＯＭ（１）の端子ＤＯＵＴからプログラム命令
Ｘ＋１が読み出されると、該プログラム命令Ｘ＋１がＣ
ＰＵ（２）で解読され、書き込みデータがクロックＣＫ
１に同期してラッチ回路（６）にラッチされる。

【００１７】プログラムカウンタ（３）が所定値インク
リメントされ、ＥＥＰＲＯＭ（１）の端子ＤＯＵＴから
プログラム命令Ｘ＋２が読み出されると、該プログラム
命令Ｘ＋２はＣＰＵ（２）で解読される。すると、スタ
ートパルスＳＴＡＲＴが発生する。選択信号ＳＥＬＥＣ
ＴはスタートパルスＳＴＡＲＴの立ち下がりを受けてロ
ーレベルに変化する。モード選択信号ＭＯＤＥは、スタ
ートパルスＳＴＡＲＴの立ち下がりから時間Ｔ０が経過
した後に時間Ｔ１だけローレベルに変化し、その後、ハ
イレベルに復帰する。エンドパルスＥＮＤはモード制御
信号ＭＯＤＥのハイレベルへの復帰を受けて発生する。
前記選択信号ＳＥＬＥＣＴはエンドパルスＥＮＤの立ち
下がりを受けてハイレベルに変化する。

【００１８】従って、ＥＥＰＲＯＭ（１）のアドレス領
域Ｂのデータを書き換える期間は禁止信号ＩＮＨが発生
し、これより、ＣＰＵ（２）は、ＥＥＰＲＯＭ（１）の
端子ＤＯＵＴの不定出力の影響を無視でき、且つ、前記
システムクロックを停止させてプログラムカウンタ
（３）の値をスタートパルスＳＴＡＲＴが発生した時の
まま保持できる。この結果、ＥＥＰＲＯＭ（１）のデー
タ書き換え時におけるＣＰＵ（２）の誤動作を防止でき
る。

【００１９】さて、図１において、（１４）はＲＳフリ
ップフロップであり、Ｓ端子には１チップマイクロコン
ピュータの為のリセット信号ＲＥＳＥＴ（ハイアクティ
ブ）が印加され、Ｒ端子には立ち下がり検出回路（１
５）を介して書き込みパルスＷＲＩＴＥ（ハイアクティ
ブ）が印加される。即ち、ＲＳフリップフロップ（１
４）は、前記１チップマイクロコンピュータがリセット
されている時にセットされ、前記１チップマイクロコン
ピュータがリセット解除された後、書き込みパルスＷＲ
ＩＴＥが立ち下がった時にリセットされる。（１６）は
ＡＮＤゲートであり、一方の入力端子にはＲＳフリップ
フロップ（１４）のＱ端子の出力が印加され、他方の入
力端子には書き込みパルスＷＲＩＴＥが印加される。即
ち、ＡＮＤゲート（１６）からは、前記１チップマイク
ロコンピュータがリセット解除された後、書き込みパル
スＷＲＩＴＥが何回発生したとしても１回のみ通過され
る。（１７）はレジスタであり、ＡＮＤゲート（１６）
から出力される書き込みパルスＷＲＩＴＥに同期して、
ＥＥＰＲＯＭ（１）のアドレス領域Ａの最終アドレスデ
ータがセットされるものである。即ち、レジスタ（１
７）は、前記１チップマイクロコンピュータがリセット
解除された後、プログラム命令が実行されることによ
り、ＥＥＰＲＯＭ（１）のアドレス領域Ａの最終アドレ
スデータが１回のみセットされる。

【００２０】（１８）はアドレス検出回路であり、レジ
スタ（１７）から出力されるＥＥＰＲＯＭ（１）のアド
レス領域Ａの最終アドレスデータと、ラッチ回路（４）
から出力されるアドレスデータとを比較し、この比較結
果に基づき、メモリ制御回路（１１）を制御するもので
ある。さて、ＥＥＰＲＯＭ（１）のアドレス領域Ａはア
ドレス領域Ｂのデータを書き換える為のプログラム領域
の為、アドレス領域Ａのデータが書き換えられる様な不
具合が生じてはならない。前記１チップマイクロコンピ
ュータ内部で、ＥＥＰＲＯＭ（１）のアドレス領域Ｂの
データを書き換える場合は、アドレス領域Ａのデータが
書き換えられる様な不都合は生じない。ところが、外部
機器と前記１チップマイクロコンピュータとを接続し、
前記外部機器から前記１チップマイクロコンピュータに
ＥＥＰＲＯＭ（１）のアドレス領域Ａのアドレスデータ
が供給されラッチ回路（４）にラッチされた場合、アド
レス領域Ａのプログラムが書き換えられてしまう恐れが
ある。そこで、アドレス検出回路（１８）は、ラッチ回
路（４）から出力されるアドレスデータがＥＥＰＲＯＭ
（１）のアドレス領域Ａに属していることを検出し、モ
ード制御信号ＭＯＤＥをハイレベルのままとし、ＥＥＰ
ＲＯＭ（１）が書き込みモードとなるのを禁止する。こ
れより、ＥＥＰＲＯＭ（１）のアドレス領域Ａのデータ
が書き換えられる不具合を解消できる。

【００２１】また、レジスタ（１７）に任意のアドレス
データをセットできる為、ＥＥＰＲＯＭ（１）のデータ
書き換え禁止領域、即ち、アドレス領域Ａを拡大又は縮
小できる。例えば、外部機器がパーソナルコンピュータ
の場合、パーソナルコンピュータはＥＥＰＲＯＭ（１）
のアドレス領域Ｂのプログラムに基づいて動作するが、
パーソナルコンピュータは複雑且つ多数の動作を行う
為、ＥＥＰＲＯＭ（１）のアドレス領域Ａを拡大する必
要がある。これより、インターフェースされる外部機器
の種類に応じて、ＥＥＰＲＯＭ（１）のアドレス領域Ａ
の大きさを可変でき、前記１チップマイクロコンピュー
タの適用範囲が拡大されて汎用性が向上する。

【００２２】

【発明の効果】本発明によれば、外部機器とマイクロコ
ンピュータとを接続し、外部機器からマイクロコンピュ
ータに内蔵された不揮発性メモリの特定のアドレス領域
が指定された場合であっても、不揮発性メモリの特定の
アドレス領域のデータが書き換えられる不具合を解消で
きる。

【００２３】また、インターフェースされる外部機器の
種類に応じて、マイクロコンピュータに内蔵された不揮
発性メモリの特定のアドレス領域の大きさを可変でき、
マイクロコンピュータの適用範囲が拡大されて汎用性を
向上できる。

【図面の簡単な説明】

【図１】本発明のマイクロコンピュータを示す回路ブロ
ック図である。

【図２】図１の動作を説明する為のタイムチャートであ
る。

【符号の説明】

（１） ＥＥＰＲＯＭ （１１） メモリ制御回路 （１４） ＲＳフリップフロップ （１５） 立ち下がり検出回路 （１６） ＡＮＤゲート （１７） レジスタ （１８） アドレス検出回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 データを繰り返し書き込み及び読み出し
   できると共に書き込み済のデータを電気的に消去できる
   メモリであって，特定のアドレス領域を、残余のアドレ
   ス領域のデータを書き換える為のプログラム領域に割り
   当てた不揮発性メモリと、 前記不揮発性メモリの特定のアドレス領域又は残余のア
   ドレス領域の何れが指定されたのかを検出し、前記不揮
   発性メモリの特定のアドレス領域が指定された時、前記
   不揮発性メモリのデータ書き換え動作を禁止させるアド
   レス検出回路と、 前記不揮発性メモリの特定のアドレス領域及び残余のア
   ドレス領域の境とすべきアドレスを、前記アドレス検出
   回路に設定させる設定回路と、を備え、 前記不揮発性メモリの特定のアドレス領域を可変とでき
   ることを特徴とするマイクロコンピュータ。
2. 【請求項２】 前記設定回路は、前記マイクロコンピュ
   ータがリセット解除された時のみ、前記不揮発性メモリ
   の特定のアドレス領域及び残余のアドレス領域の境とす
   べきアドレスが設定されることを特徴とする請求項１記
   載のマイクロコンピュータ。
3. 【請求項３】 前記設定回路は、前記マイクロコンピュ
   ータがリセット解除された時のみ書き込みパルスを発生
   する発生回路と、前記不揮発性メモリの特定のアドレス
   領域及び残余のアドレス領域の境とすべきアドレスデー
   タが前記書き込みパルスによりセットされ、前記アドレ
   ス検出回路に出力するレジスタと、を備えて成ることを
   特徴とする請求項２記載のマイクロコンピュータ。