JPH1125002A - 記憶装置、データの書込み方法、データの読出方法及び記録媒体 - Google Patents

記憶装置、データの書込み方法、データの読出方法及び記録媒体

Info

Publication number
JPH1125002A
JPH1125002A JP18154097A JP18154097A JPH1125002A JP H1125002 A JPH1125002 A JP H1125002A JP 18154097 A JP18154097 A JP 18154097A JP 18154097 A JP18154097 A JP 18154097A JP H1125002 A JPH1125002 A JP H1125002A
Authority
JP
Japan
Prior art keywords
data
inverted
bit
block
inversion flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18154097A
Other languages
English (en)
Other versions
JP3175648B2 (ja
Inventor
Satoru Sasa
哲 佐々
Yuichi Suzuki
雄一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18154097A priority Critical patent/JP3175648B2/ja
Priority to US09/105,810 priority patent/US6345333B1/en
Priority to DE69820164T priority patent/DE69820164T2/de
Priority to EP98112506A priority patent/EP0890955B1/en
Priority to KR1019980027191A priority patent/KR100564672B1/ko
Publication of JPH1125002A publication Critical patent/JPH1125002A/ja
Application granted granted Critical
Publication of JP3175648B2 publication Critical patent/JP3175648B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】 【課題】 特定のセルにデータの消去／書き込みによる
ダメージが集中するのを防止してフラッシュメモリの寿
命を延ばす。 【解決手段】 ＣＰＵ１７は、読み出したデータが新規
なものか、さらに反転フラグがセットされているかを判
定する（ステップＳ１，ステップＳ２）。反転フラグが
セットされていないときは、この反転フラグをセットし
（ステップＳ３）、データのビットを反転させてフラッ
シュメモリに書き込む（ステップＳ４，ステップＳ
６）。反転フラグがセットされているときは、この反転
フラグをリセットして（ステップＳ５）、データをフラ
ッシュメモリに書き込む（ステップＳ６）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＮＡＮＤ型のフラ
ッシュメモリに用いて好適な記憶装置、データの書込方
法及びデータの読出方法に関する。
【０００２】
【従来の技術】従来より、コンピュータのアプリケーシ
ョン用のデータ、スチルカメラ，ビデオカメラ等のデー
タ、及び音楽等のオーディオデータを記憶する記憶装置
としてフラッシュメモリを用いることが提案されてい
る。
【０００３】このフラッシュメモリは、セルに蓄積され
た電荷によってデータを記憶するものであるが、データ
の消去については消去単位のブロック毎に行っている。
【０００４】フラッシュメモリは、データの書き込みが
行われる前においては、セルをクリアな状態、すなわち
電子をセルから抜き出してデータを消去しておかなけれ
ばならない。そして、フラッシュメモリは、セルに電荷
が注入されてセルの状態が反転することによってデータ
が書き込まれる。
【０００５】
【発明が解決しようとする課題】フラッシュメモリは、
上述のように、ブロック毎にセルの電荷を抜き出してデ
ータを消去しているが、セルから電子を抜き出すときに
大きな負荷がかかる。また、フラッシュメモリは、デー
タを書き込むときも、電荷が注入されるセルに大きな負
荷がかかる。
【０００６】したがって、ビット反転することなくその
ままデータの書換を繰り返す場合や、データがほとんど
変化しない場合では、毎回電荷が注入されるセルとそう
でないセルとが存在して、ブロック内のセルのダメージ
に偏りが生じてしまい、ひいては当該ブロックの寿命が
縮まることになる。とりわけ、管理ファイルやディレク
トリファイル等の頻繁に部分的な変更が行われるデータ
を何度も書き込む処理が行われると、ブロック内のセル
にダメージが偏り易い。
【０００７】これに対して、データを書き換える毎に、
異なるブロックにデータを書き込むようにするフラッシ
ュメモリが考えられる。しかし、データを書き込む毎に
ブロックを循環させて他のブロックにデータを書き込む
ための管理構造が必要となり、フラッシュメモリの構造
が複雑になってしまう問題が生じる。
【０００８】本発明は、このような実情に鑑みてなされ
たものであり、特定のセルにデータの消去／書き込みに
よるダメージが集中するのを防止して寿命を延ばすこと
のできる記憶装置、データの書込方法及びデータの読出
方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係る記憶装置は、ブロック毎に分割され
たデータと、ブロック毎にデータのビットが反転されて
いるか否かを示す反転フラグとを記憶する記憶手段と、
記憶手段へのデータの書き込みや反転フラグの設定を行
う制御手段とを備えている。
【００１０】上記記憶装置によると、制御手段は、記憶
手段のデータの書き込みの対象となるブロックの反転フ
ラグがビットが反転されていることを示すときは、ビッ
トが反転されていないことを示す反転フラグを設定して
データを書き込み、記憶手段のデータの書き込みの対象
となるブロックの反転フラグがビットが反転されていな
いことを示すときは、ビットが反転されることを示す反
転フラグを設定してビットを反転したデータを書き込む
制御を行う。
【００１１】本発明に係るデータの書込方法は、ブロッ
ク毎に分割されたデータと、ブロック毎にデータのビッ
トが反転されているか否かを示す反転フラグとを記憶
し、データの書き込みや反転フラグの設定の制御を行う
ものである。
【００１２】上記データの書込方法によると、データの
書き込みの対象となるブロックの反転フラグがビットが
反転されていることを示すときは、ビットが反転されて
いないことを示す反転フラグを設定してデータを書き込
み、データの書き込みの対象となるブロックの反転フラ
グがビットが反転されていないことを示すときは、ビッ
トが反転されることを示す反転フラグを設定してビット
を反転したデータを書き込む制御が行われる。
【００１３】本発明に係る記憶装置は、ブロック毎に分
割されたデータと、ブロック毎にデータのビットが反転
されているか否かを示す反転フラグとを記憶する記憶手
段と、記憶手段のデータの読み出しを制御する制御手段
とを備えるものである。
【００１４】上記記憶装置によると、制御手段は、記憶
手段から読み出されたデータの属するブロックに反転フ
ラグがビットが反転されていることを示すときは、読み
出されたデータのビットを反転する制御を行う。
【００１５】本発明に係るデータの読出方法は、ブロッ
ク毎に分割されたデータと、ブロック毎にデータのビッ
トが反転されているか否かを示す反転フラグとを記憶
し、記憶されたデータを読み出す制御を行うものであ
る。
【００１６】上記データの読出方法によると、読み出さ
れたデータの属するブロックに反転フラグがビットが反
転されていることを示すときは、読み出されたデータの
ビットを反転する制御を行う。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【００１８】本発明は、図１に示すように、ホストコン
ピュータ１とメモリカード２とからなるメモリ装置に適
用することができる。
【００１９】ホストコンピュータ１は、メモリカード２
にデータを書き込んだり、メモリカード２に記憶されて
いるデータを読み出すものである。
【００２０】具体的には、ホストコンピュータ１は、図
１に示すように、静止画のデータ，オーディオデータ等
の様々のデータを記憶するハードディスク１１と、ハー
ドディスク１１からのデータ等を一旦記憶して読み出す
ＲＡＭ（Random Access Memory）１２と、ディスプレイ
・インターフェース（以下、ディスプレイＩ／Ｆとい
う。）１３を介して供給されるデータに基づいて画像を
表示するディスプレイ１４と、３本のデータ線を介して
メモリカード２とのデータの送受信を行うシリアルイン
ターフェース（以下、シリアルＩ／Ｆという。）１５
と、バス１６と、全体を制御するＣＰＵ（Central Proc
essing Unit）１７とを備える。
【００２１】ＲＡＭ１２は、例えば、バス１６を介して
ハードディスク１１に記憶されているデータを一旦記憶
し、必要に応じてデータをバス１６を介してシリアルＩ
／Ｆ１５に供給する。
【００２２】ディスプレイ１４には、ハードディスク１
１から読み出されたデータがバス１６，ディスプレイＩ
／Ｆ１３を介して供給されたり、メモリカード２からの
データが供給されて、これらのデータに基づく静止画や
動画が表示される。
【００２３】シリアルＩ／Ｆ１５は、３本のデータ線を
介して、メモリカード２にデータを送信したり、メモリ
カード２に記憶されているデータを受信する。具体的に
は、シリアルＩ／Ｆ１５は、第１のデータ線を介して、
メモリカード２に書き込むためのデータや制御データを
送信したり、メモリカード２から読み出されたデータを
受信する。シリアルＩ／Ｆ１５は、第２のデータ線を介
して、第１のデータ線でのデータ又は制御データからな
るシリアルデータＤＩＯの切り換えに応じて、その切り
換えた状態を示すステータス信号Ｓｔａｔｅを出力す
る。さらに、シリアルＩ／Ｆ１５は、第３のデータ線を
介して、上記制御データやデータの送信の際のシリアル
クロックＳＣＬＫを送信する。
【００２４】ＣＰＵ１７は、ＲＡＭ１２やハードディス
ク１１のデータを読み出したり、ＲＡＭ１２等にデータ
を書き込むことを制御したり、メモリカード２とのデー
タ等の送受信の制御も行う。例えば、ＣＰＵ１７は、メ
モリカード２の後述する誤消去防止スイッチのライトプ
ロテクトがオンになっているかを判定するためのレジス
タ命令を発行したり、メモリカード２に対してアドレス
を指定して所定のデータの書込み命令を発行する。
【００２５】一方、メモリカード２は、図２に示すよう
に、上述の３本のデータ線の他に、２本の正極直流電源
ラインＶｃｃ、１本のアース用ラインＩＮＴ、１本の負
極直流電源Ｖｓｓ、及び２本の未使用のラインを介し
て、上記ホストコンピュータ１に接続されている。した
がって、メモリカード２は、これらの直流電源ラインを
介してホストコンピュータ１から電源が供給され、内部
の各回路を駆動させることができる。
【００２６】ここで、メモリカード２は、図２に示すよ
うに、上記ホストコンピュータ１からのデータや制御デ
ータを受信するコントロールＩＣ２１と、データを記憶
するフラッシュメモリ２２と、フラッシュメモリ２２に
記憶されているデータを誤って消去することを防止する
ための誤消去防止スイッチ２３を備える。
【００２７】コントロールＩＣ２１は、ホストコンピュ
ータ１から送信されたデータをフラッシュメモリ２２に
書き込む前に、誤消去防止スイッチ２３のライトプロテ
クトがオン／オフの何れに設定されているかを判定し
て、ライトプロテクトがオンに設定されているときのみ
データをフラッシュメモリ２２に書き込むようになって
いる。
【００２８】フラッシュメモリ２２は、例えばＮＡＮＤ
型のフラッシュメモリからなる。フラッシュメモリ２２
では、図３に示すように、ホストコンピュータ１から送
信されたデータが消去単位となるブロック毎に分割して
記憶される。各ブロック０，１，２，・・・，ｎは、ホ
ストコンピュータ１から送信されたデータを１ページ
（＝５１２バイト）記憶するデータエリアと、１６バイ
トの冗長エリアとから構成される。上記冗長エリアに
は、当該ブロックのデータエリアにあるデータを管理す
る管理情報が記憶されている。この管理情報は、例え
ば、データの書き込み状況を示すブロックフラグや複数
のブロックが連結して１つのファイルを構成していると
きの他のブロックとの連結先を示す連結情報や、データ
エリアにデータが反転されて書き込まれたかを示す反転
フラグ等を有するものである。かかる管理情報は、ホス
トコンピュータ１に読み出されることによって、データ
の読み出し／書き込みの際のフラッシュメモリ２２の状
態判定に用いられる。
【００２９】ここで、コントロールＩＣ２１は、具体的
には、シリアル／パラレル・パラレル／シリアル・イン
ターフェース・シーケンサ（以下、Ｓ／Ｐ＆Ｐ／Ｓシー
ケンサという。）３１と、Ｓ／Ｐ＆Ｐ／Ｓシーケンサ３
１からのデータを一時記憶するページバッファ３２と、
ページバッファ３２からのデータをフラッシュメモリ２
２に供給するフラッシュ・インターフェース・シーケン
サ（以下、フラッシュＩ／Ｆシーケンサという。）３３
と、誤り訂正の処理を行うＥＣＣエンコーダ／デコーダ
３４と、所定の制御コマンドを発生するコマンド・ジェ
ネレータ３５と、バージョン情報等が記憶されているコ
ンフィグレーションＲＯＭ（Read OnlyMemory）３６
と、各回路にクロックを供給する発振器３７とを備え
る。
【００３０】Ｓ／Ｐ＆Ｐ／Ｓシーケンサ３１は、上述の
第１乃至第３のデータ線を介して、ホストコンピュータ
１のシリアルＩ／Ｆ１５に接続している。従って、Ｓ／
Ｐ＆Ｐ／Ｓシーケンサ３１には、ホストコンピュータ１
からステータス信号Ｓｔａｔｅ，シリアルクロックＳＣ
ＬＫ，データ及び制御データからなるシリアルデータＤ
ＩＯが供給される。
【００３１】そして、Ｓ／Ｐ＆Ｐ／Ｓシーケンサ３１
は、ホストコンピュータ１から供給されるシリアルデー
タＤＩＯを上記シリアルクロックＳＣＬＫに同期してパ
ラレルデータに変換する。Ｓ／Ｐ＆Ｐ／Ｓシーケンサ３
１は、このパラレルデータの内、例えば制御データをコ
マンド・ジェネレータ３５に供給し、データをページバ
ッファ３２に供給する。
【００３２】ページバッファ３２は、Ｓ／Ｐ＆Ｐ／Ｓシ
ーケンサ３１から供給されるデータを１ページ毎に記憶
するバッファメモリである。ページバッファ３２に記憶
されたデータは、ＥＣＣエンコーダ／デコーダ３４によ
って誤り訂正符号が付加される。ページバッファ３２
は、誤り訂正符号の付けられた１ページのデータを、フ
ラッシュＩ／Ｆシーケンサ３３を介して、フラッシュメ
モリ２２ａ〜２２ｄに供給する。こうして、フラッシュ
メモリ２２ａ〜２２ｄには、ホストコンピュータ１から
のデータが書き込まれるようになっている。
【００３３】また、フラッシュメモリ２２ａ〜２２ｄか
ら読み出されたデータは、フラッシュＩ／Ｆシーケンサ
３３を介してページバッファ３２に供給される。ページ
バッファ３２は、フラッシュＩ／Ｆシーケンサ３３から
のデータを記憶する。このとき、ＥＣＣエンコーダ／デ
コータ３４は、ページバッファ３２に記憶されているデ
ータに付加されている誤り訂正符号に基づいて誤り訂正
処理を施す。そして、ページバッファ３２は、誤り訂正
処理済みのデータを１ページ毎に読み出して、このデー
タをＳ／Ｐ＆Ｐ／Ｓシーケンサ３１に供給する。Ｓ／Ｐ
＆Ｐ／Ｓシーケンサ３１は、ページバッファ３２から供
給されるパラレルのデータをシリアルデータＤＩＯに変
換して上述のホストコンピュータ１に送信する。
【００３４】コマンド・ジェネレータ３５は、Ｓ／Ｐ＆
Ｐ／Ｓシーケンサ３１からの制御データに基づいて制御
コマンドを発生する。例えば、コマンド・ジェネレータ
３５は、メモリカード２の動作状態をみるためのリード
・ステータス・レジスタ命令を受けると、誤消去防止ス
イッチ２３の設定内容を判定し、その設定内容に応じて
データの書込みを行うか否かを判定する。
【００３５】また、コマンド・ジェネレータ３５は、フ
ラッシュメモリ２２にデータを書き込んでいたり又はフ
ラッシュメモリ２２からデータを読み出している状態を
示すビジー（busy）・コマンド（以下、ビジー信号とい
う。）を発生し、これをＳ／Ｐ＆Ｐ／Ｓシーケンサ３１
を介してホストコンピュータ１に送信する。そして、コ
マンド・ジェネレータ３５は、データの書込み又は読出
しが終了すると、その終了を示すレディ（ready）・コ
マンド（以下、レディー信号という。）を発生して、こ
れをＳ／Ｐ＆Ｐ／Ｓシーケンサ３１を介してホストコン
ピュータ１に送信する。ホストコンピュータ１は、これ
らのビジー信号やレディ信号を受信することによって、
メモリカード２の動作状態を認識している。
【００３６】コンフィグレーションＲＯＭ３６には、メ
モリカード２のバージョン情報や初期設定値の情報が記
憶されている。従って、ホストコンピュータ１とメモリ
カード２が接続されると、コマンド・ジェネレータ３５
は、最初にＳ／Ｐ＆Ｐ／Ｓシーケンサ３１を介してコン
フィグレーションＲＯＭ３６から上記バージョン情報等
を読み出して、この情報に基づいて所定のコマンドを発
生することによってメモリカード２の所定の初期設定を
行うようになっている。
【００３７】以上のように構成されたメモリ装置では、
ホストコンピュータ１は、メモリカード２のフラッシュ
メモリ２２の管理情報を予め読み出して、この管理情報
をＲＡＭ１２に格納する。そして、ホストコンピュータ
１は、メモリカード２にデータを書き込むときは、上記
管理情報を用いて、図４に示すステップＳ１〜ステップ
Ｓ６までの処理を行っている。
【００３８】ステップＳ１において、ホストコンピュー
タ１のＣＰＵ１７は、例えばメモリカード２に送信する
ためにハードディスク１１から読み出したデータが新規
なものかを判定し、新規なデータであるときはステップ
Ｓ５に進み、新規なデータでないときはステップＳ３に
進む。すなわち、ＣＰＵ１７は、新しいデータであるか
又は以前メモリカード２に送信したデータの一部のみを
変更したような近似したものであるかを判定する。そし
て、新しいデータと判定したときはステップＳ５に進
み、以前送信したデータと近似していると判定したとき
はステップＳ２に進む。
【００３９】ステップＳ２において、ＣＰＵ１７は、デ
ータの書き込みの対象となる各ブロックの反転フラグが
セットされているかを判定し、セットされているときは
ステップＳ５に進み、セットされていないときはステッ
プＳ３に進む。
【００４０】ステップＳ３において、ＣＰＵ１７は、シ
リアルＩ／Ｆ１５，メモリカード２のコントロールＩＣ
２１を介して、フラッシュメモリ２２の冗長エリアに反
転フラグをセットして、さらに、送信すべきデータを例
えばハードディスク１１からＲＡＭ１２に格納して、ス
テップＳ４に進む。
【００４１】ステップＳ４において、ＣＰＵ１７は、Ｒ
ＡＭ１２においてメモリカード２に送信すべきデータの
ビットを全て反転させる処理を行って、ステップＳ６に
進む。
【００４２】一方、ステップＳ１でデータが新規である
と判定したとき及びステップＳ６で反転フラグがセット
されていると判定したときのステップＳ５において、Ｃ
ＰＵ１７は、シリアルＩ／Ｆ１５，メモリカード２のコ
ントロールＩＣ２１を介して、フラッシュメモリ２２の
冗長エリアの反転フラグをリセットし、さらに、送信す
べきデータを例えばハードディスク１１からＲＡＭ１２
に格納して、ステップＳ６に進む。
【００４３】ステップＳ６において、ＣＰＵ１７は、Ｒ
ＡＭ１２に格納されているデータやこのデータによって
更新される管理情報をシリアルＩ／Ｆ１５を介してメモ
リカード２に送信し、これらのデータ等をフラッシュメ
モリ２２に書き込んで、処理を終了する。
【００４４】以上のように、ホストコンピュータ１は、
一部のみを変更したような近似したデータをメモリカー
ド２に何度も書き込むときは、かかるデータを書き込む
毎にビットを反転／非反転している。これにより、デー
タの書き込みや消去によってフラッシュメモリ２２の特
定セルにダメージが集中するのを防止して、セルのダメ
ージを平均化することができ、ひいてはフラッシュメモ
リ２２の寿命を延ばすことができる。
【００４５】また、ホストコンピュータ１は、メモリカ
ード２に記憶されたデータを読み出すときは、ＲＡＭ１
２に格納された管理情報を用いて、図５に示すステップ
Ｓ１１〜ステップＳ１３までの処理を行っている。
【００４６】ステップＳ１１において、ホストコンピュ
ータ１のＣＰＵ１７は、ＲＡＭ１２に格納されている反
転フラグがセットされているかを判定し、セットされて
いるときはステップＳ１２に進み、セットされていない
ときはステップＳ１３に進む。
【００４７】ステップＳ１２において、ＣＰＵ１７は、
シリアルＩ／Ｆ１５，メモリカード２のコントロールＩ
Ｃ２１を介して、フラッシュメモリ２２からデータを読
み出してＲＡＭ１２に格納し、このデータのビットを反
転して、読み出しの処理を終了する。
【００４８】ステップＳ１３において、ＣＰＵ１７は、
シリアルＩ／Ｆ１５，メモリカード２のコントロールＩ
Ｃ２１を介して、フラッシュメモリ２２からデータを単
に読み出して、読み出しの処理を終了する。
【００４９】以上のように、ホストコンピュータ１は、
反転フラグがセットされているときはフラッシュメモリ
２２からデータを読み出してビットを反転し、反転フラ
グがセットされていないときはフラッシュメモリ２２か
らそのままデータを読み出すことによって、ビットの反
転／非反転の処理を経てフラッシュメモリ２２に書き込
まれたデータを読み出すことができる。
【００５０】なお、本発明は、上述の実施の形態に限定
されるものではなく、特許請求の範囲に記載された技術
的思想の範囲内において、種々の設計上の変更が可能で
あるのは言うまでもない。
【００５１】例えば、ホストコンピュータ１として例え
ばスチルカメラやビデオカメラを適用することができ
る。このとき、メモリカード２は、スチルカメラ等の制
御によって画像データが書き込まれるようにすればよ
い。
【００５２】また、ホストコンピュータ１として、メモ
リカード２に記憶されている楽曲のオーディオデータを
読み出して音声を出力することのできる再生装置に適用
してもよい。かかる場合、ホストコンピュータ１とメモ
リカード２のデータの転送速度は磁気テープやＣＤ（Co
mpact Disc）からのデータの読出しの速度より非常に早
いので、例えば楽曲の頭出し等を高速で行うことが可能
である。
【００５３】
【発明の効果】以上詳細に説明したように、本発明に係
る記憶装置によれば、記憶手段のデータの書き込みの対
象となるブロックに反転フラグがセットされているとき
は、反転フラグをリセットしてデータを書き込み、記憶
手段のデータの書き込みの対象となるブロックに反転フ
ラグがセットされていないときは、反転フラグをセット
してビットを反転したデータ書き込む制御を行うことに
よって、一部分にのみ変更が生じたデータを繰り返し書
き込む場合であっても、特定のブロック内で書き込み／
消去の際の負荷が偏ることを防止することができる。
【００５４】本発明に係るデータの書込方法によれば、
データの書き込みの対象となるブロックに反転フラグが
セットされているときは、上記反転フラグをリセットし
てデータを書き込み、データの書き込みの対象となるブ
ロックに反転フラグがセットされていないときは、反転
フラグをセットしてビットを反転したデータ書き込むこ
とによって、一部分にのみ変更が生じたデータを繰り返
し書き込む場合であっても、特定のブロック内で書き込
み／消去の際の負荷が偏ることを防止することができ
る。
【００５５】本発明に係る記憶装置によれば、記憶手段
から読み出されたデータの属するブロックに反転フラグ
がセットされているときは、上記読み出されたデータの
ビットを反転することによって、ビットが反転されて記
憶されたデータを読み出すことができる。
【００５６】本発明に係るデータの読出方法によれば、
読み出されたデータの属するブロックに反転フラグがセ
ットされているときは、上記読み出されたデータのビッ
トを反転することによって、ビットが反転されて記憶さ
れたデータを読み出すことができる。
【図面の簡単な説明】
【図１】本発明を適用したメモリ装置の構成を示すブロ
ック図である。
【図２】メモリ装置のメモリカードの具体的な構成を示
すブロック図である。
【図３】メモリカード内に設けられたフラッシュメモリ
の消去単位となるブロックの構成図である。
【図４】メモリカードにデータを書き込むときの動作を
説明するフローチャートである。
【図５】メモリカードに記憶されているデータを読み出
すときの動作を説明するフローチャートである。
【符号の説明】
１ 制御部、２ メモリカード、１７ ＣＰＵ、２２
フラッシュメモリ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年１０月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 記憶装置、データの書込み方法、デー
タの読出方法及び記録媒体
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【発明の属する技術分野】本発明は、ＮＡＮＤ型のフラ
ッシュメモリに用いて好適な記憶装置、データの書込方
法、データの読出方法及び記録媒体に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】本発明は、このような実情に鑑みてなされ
たものであり、特定のセルにデータの消去／書き込みに
よるダメージが集中するのを防止して寿命を延ばすこと
のできる記憶装置、データの書込方法、データの読出方
法及び記録媒体を提供することを目的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】上記データの読出方法によると、読み出さ
れたデータの属するブロックに反転フラグがビットが反
転されていることを示すときは、読み出されたデータの
ビットを反転する制御を行う。本発明に係る記録媒体
は、ブロック毎に分割されたデータを記録し、上記ブロ
ック毎に上記データのビットが反転されているか否かを
示す反転フラグを備えることを特徴とする。上記記録媒
体によると、上記反転フラグによって、ブロック毎に記
録されているデータのビットが反転されているかを示す
ことができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正内容】
【００５６】本発明に係るデータの読出方法によれば、
読み出されたデータの属するブロックに反転フラグがセ
ットされているときは、上記読み出されたデータのビッ
トを反転することによって、ビットが反転されて記憶さ
れたデータを読み出すことができる。本発明に係る記録
媒体によれば、ブロック毎にデータのビットが反転され
ているか否かを示す反転フラグを備えることによって、
ビットが反転されたデータが書き込まれたときはビット
が反転されていることを示すように反転フラグがセット
され、データが読み出されるときは反転ビットに基づい
てデータが反転されたり反転されずに読み出される。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ブロック毎に分割されたデータと、上記
    ブロック毎に上記データのビットが反転されているか否
    かを示す反転フラグとを記憶する記憶手段と、 上記記憶手段のデータの書き込みの対象となるブロック
    の反転フラグがビットが反転されていることを示すとき
    は、ビットが反転されていないことを示す反転フラグを
    設定してデータを書き込み、上記記憶手段のデータの書
    き込みの対象となるブロックの反転フラグがビットが反
    転されていないことを示すときは、ビットが反転される
    ことを示す反転フラグを設定してビットを反転したデー
    タを書き込む制御を行う制御手段とを備える記憶装置。
  2. 【請求項２】 上記制御手段は、上記記憶手段に新たな
    データを書き込むときに、上記記憶手段のデータの書き
    込みの対象となるブロックの反転フラグをビットが反転
    されていないことを示すように設定する制御を行うこと
    を特徴とする請求項１記載の記憶装置。
  3. 【請求項３】 ブロック毎に分割されたデータと、上記
    ブロック毎に上記データのビットが反転されているか否
    かを示す反転フラグとを記憶し、 データの書き込みの対象となるブロックの反転フラグが
    ビットが反転されていることを示すときは、ビットが反
    転されていないことを示す反転フラグを設定してデータ
    を書き込み、データの書き込みの対象となるブロックの
    反転フラグがビットが反転されていないことを示すとき
    は、ビットが反転されることを示す反転フラグを設定し
    てビットを反転したデータを書き込むことを特徴とする
    データの書込方法。
  4. 【請求項４】 新たなデータを書き込むときに、データ
    の書き込みの対象となるブロックの反転フラグをビット
    が反転されていないことを示すように設定する制御を行
    うことを特徴とする請求項３記載のデータの書込方法。
  5. 【請求項５】 ブロック毎に分割されたデータと、上記
    ブロック毎に上記データのビットが反転されているか否
    かを示す反転フラグとを記憶する記憶手段と、 上記記憶手段のデータの読み出しを制御する制御手段と
    を備え、 上記制御手段は、上記記憶手段から読み出されたデータ
    の属するブロックに反転フラグがビットが反転されてい
    ることを示すときは、上記読み出されたデータのビット
    を反転する制御を行うことを特徴とする記憶装置。
  6. 【請求項６】 ブロック毎に分割されたデータと、上記
    ブロック毎に上記データのビットが反転されているか否
    かを示す反転フラグとを記憶し、 上記記憶されたデータを読み出し、 上記読み出されたデータの属するブロックに反転フラグ
    がビットが反転されていることを示すときは、上記読み
    出されたデータのビットを反転する制御を行うことを特
    徴とするデータの読出方法。
JP18154097A 1997-07-07 1997-07-07 記憶装置及びデータの書込み方法 Expired - Lifetime JP3175648B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP18154097A JP3175648B2 (ja) 1997-07-07 1997-07-07 記憶装置及びデータの書込み方法
US09/105,810 US6345333B1 (en) 1997-07-07 1998-06-26 Method and apparatus for reverse rewriting
DE69820164T DE69820164T2 (de) 1997-07-07 1998-07-06 Speichervorrichtung sowie Datenlese- und Schreibverfahren
EP98112506A EP0890955B1 (en) 1997-07-07 1998-07-06 Storage apparatus, data write-in method, and data read-out method
KR1019980027191A KR100564672B1 (ko) 1997-07-07 1998-07-07 기억장치, 데이터 기록방법 및 데이터 판독방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18154097A JP3175648B2 (ja) 1997-07-07 1997-07-07 記憶装置及びデータの書込み方法

Publications (2)

Publication Number Publication Date
JPH1125002A true JPH1125002A (ja) 1999-01-29
JP3175648B2 JP3175648B2 (ja) 2001-06-11

Family

ID=16102573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18154097A Expired - Lifetime JP3175648B2 (ja) 1997-07-07 1997-07-07 記憶装置及びデータの書込み方法

Country Status (5)

Country Link
US (1) US6345333B1 (ja)
EP (1) EP0890955B1 (ja)
JP (1) JP3175648B2 (ja)
KR (1) KR100564672B1 (ja)
DE (1) DE69820164T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008257850A (ja) * 2007-04-04 2008-10-23 Samsung Electronics Co Ltd フラッシュメモリ装置及びその駆動方法
JP2008269773A (ja) * 2007-04-24 2008-11-06 Hynix Semiconductor Inc フラッシュメモリ素子の動作方法及びそのための制御回路
US8335967B2 (en) 2007-08-17 2012-12-18 Kabushiki Kaisha Toshiba Memory system

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53132327A (en) * 1977-04-23 1978-11-18 Kawai Musical Instr Mfg Co Electronic musical instrument
US6601140B1 (en) * 1999-04-07 2003-07-29 Sony Corporation Memory unit, data processing unit, and data processing method using memory unit type
JP2001297038A (ja) * 2000-04-11 2001-10-26 Toshiba Corp データ記憶装置および記録媒体並びに記録媒体制御方法
KR20020044907A (ko) * 2000-12-07 2002-06-19 윤종용 다중 플래쉬 메모리 시스템에서의 프로그램 운용 방법
JP4017177B2 (ja) * 2001-02-28 2007-12-05 スパンション エルエルシー メモリ装置
US6633951B2 (en) * 2001-03-15 2003-10-14 Intel Corporation Method for reducing power consumption through dynamic memory storage inversion
US6996660B1 (en) * 2001-04-09 2006-02-07 Matrix Semiconductor, Inc. Memory device and method for storing and reading data in a write-once memory array
US7003619B1 (en) 2001-04-09 2006-02-21 Matrix Semiconductor, Inc. Memory device and method for storing and reading a file system structure in a write-once memory array
US6895490B1 (en) 2001-04-09 2005-05-17 Matrix Semiconductor, Inc. Method for making a write-once memory device read compatible with a write-many file system
US7062602B1 (en) 2001-04-09 2006-06-13 Matrix Semiconductor, Inc. Method for reading data in a write-once memory device using a write-many file system
US6948026B2 (en) * 2001-08-24 2005-09-20 Micron Technology, Inc. Erase block management
US7051251B2 (en) * 2002-12-20 2006-05-23 Matrix Semiconductor, Inc. Method for storing data in a write-once memory array using a write-many file system
US7398348B2 (en) 2004-08-24 2008-07-08 Sandisk 3D Llc Method and apparatus for using a one-time or few-time programmable memory with a host device designed for erasable/rewritable memory
KR100877609B1 (ko) * 2007-01-29 2009-01-09 삼성전자주식회사 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법
TWI377580B (en) * 2008-04-03 2012-11-21 Wistron Corp Method and related device for data storage in an electronic device
JP2009271848A (ja) * 2008-05-09 2009-11-19 Fujitsu Microelectronics Ltd ファイルシステム及びデータ管理方法
CN101419838B (zh) * 2008-09-12 2011-01-19 中兴通讯股份有限公司 一种提高flash使用寿命的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681764A (en) * 1971-03-15 1972-08-01 Litton Systems Inc Low power memory system
US4106105A (en) * 1977-02-28 1978-08-08 The Singer Company Zero detector
US4763305A (en) 1985-11-27 1988-08-09 Motorola, Inc. Intelligent write in an EEPROM with data and erase check
JPH0778997B2 (ja) * 1987-10-30 1995-08-23 株式会社東芝 不揮発性半導体メモリ
EP0444774A3 (en) 1990-01-29 1991-09-11 Raytheon Company Method and apparatus for driving a digital bus
US5363330A (en) * 1991-01-28 1994-11-08 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device incorporating data latch and address counter for page mode programming
US5396468A (en) 1991-03-15 1995-03-07 Sundisk Corporation Streamlined write operation for EEPROM system
JPH06267283A (ja) * 1993-03-16 1994-09-22 Mitsubishi Electric Corp データ書き込み可能な読み出し専用メモリ及びそのデータ書き込み／読み出し方法
US5537350A (en) * 1993-09-10 1996-07-16 Intel Corporation Method and apparatus for sequential programming of the bits in a word of a flash EEPROM memory array
JP3443998B2 (ja) 1995-01-23 2003-09-08 ソニー株式会社 半導体不揮発性記憶装置
DE19610838A1 (de) * 1996-03-19 1997-02-27 Siemens Ag Verfahren zum Speichern eines Datensatzes in einem Speicher

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008257850A (ja) * 2007-04-04 2008-10-23 Samsung Electronics Co Ltd フラッシュメモリ装置及びその駆動方法
JP2008269773A (ja) * 2007-04-24 2008-11-06 Hynix Semiconductor Inc フラッシュメモリ素子の動作方法及びそのための制御回路
US8335967B2 (en) 2007-08-17 2012-12-18 Kabushiki Kaisha Toshiba Memory system

Also Published As

Publication number Publication date
US6345333B1 (en) 2002-02-05
EP0890955A3 (en) 1999-09-01
DE69820164D1 (de) 2004-01-15
DE69820164T2 (de) 2004-11-25
JP3175648B2 (ja) 2001-06-11
KR19990013635A (ko) 1999-02-25
EP0890955B1 (en) 2003-12-03
KR100564672B1 (ko) 2006-06-14
EP0890955A2 (en) 1999-01-13

Similar Documents

Publication Publication Date Title
JP3175648B2 (ja) 記憶装置及びデータの書込み方法
US6438665B2 (en) System and method which compares data preread from memory cells to data to be written to the cells
US6154808A (en) Method and apparatus for controlling data erase operations of a non-volatile memory device
KR100871027B1 (ko) 데이터 기록 장치 및 플래시 메모리에 대한 데이터 기입방법
KR101425957B1 (ko) 이씨씨 제어 회로 및 그것을 포함하는 멀티채널 메모리시스템
KR100578427B1 (ko) 메모리관리방법
US7007140B2 (en) Storage device, storage device controlling method, and program
TW445452B (en) Semiconductor storage device and data management method therefor
JP3016490B2 (ja) Ｉｃメモリカード
JP3421581B2 (ja) 不揮発性半導体メモリを用いた記憶装置
JP2006243780A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
TW201327185A (zh) 記憶體儲存裝置及其記憶體控制器與資料寫入方法
JP4254932B2 (ja) メモリコントローラ及びフラッシュメモリシステム
US5748939A (en) Memory device with a central control bus and a control access register for translating an access request into an access cycle on the central control bus
JP2005078378A (ja) データ記憶装置及び不揮発性メモリに対するデータ書き込み方法
US20060120235A1 (en) System and method of erasing non-volatile recording media
JP2001109666A (ja) 不揮発性半導体記憶装置
TW201621668A (zh) 資料儲存裝置及其資料寫入方法
US20050204115A1 (en) Semiconductor memory device, memory controller and data recording method
JP2584119B2 (ja) メモリカードにおけるデータ記録方法およびメモリカードシステム
JPH06309527A (ja) Ｉｃカード
JPH0793101A (ja) データバックアップ装置
JP2003263894A (ja) 不揮発性半導体メモリ装置の制御方法
JP2006040170A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JPH0547189A (ja) メモリカード装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term