KR20020044907A - 다중 플래쉬 메모리 시스템에서의 프로그램 운용 방법 - Google Patents

다중 플래쉬 메모리 시스템에서의 프로그램 운용 방법 Download PDF

Info

Publication number
KR20020044907A
KR20020044907A KR1020000074164A KR20000074164A KR20020044907A KR 20020044907 A KR20020044907 A KR 20020044907A KR 1020000074164 A KR1020000074164 A KR 1020000074164A KR 20000074164 A KR20000074164 A KR 20000074164A KR 20020044907 A KR20020044907 A KR 20020044907A
Authority
KR
South Korea
Prior art keywords
chip
program
flash memory
page
chips
Prior art date
Application number
KR1020000074164A
Other languages
English (en)
Inventor
고영위
최영준
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000074164A priority Critical patent/KR20020044907A/ko
Priority to US10/007,083 priority patent/US20020073272A1/en
Publication of KR20020044907A publication Critical patent/KR20020044907A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

복수개의 플래쉬 메모리칩이 실장되며, 상기 칩들을 선택하기 위한 신호가 공유되어 있는 장치에서의 프로그램 방법을 제공한다. 본 발명에 따른 방법에서는, 제1칩의 제1페이지에 대한 프로그램을 진행하는 단계; 제2칩의 제2페이지에 대한 프로그램을 진행하는 단계; 상기 제2칩이 프로그램되는 동안 제1상태커맨드를 입력하여 상기 제1칩에 대한 프로그램상태를 검사하는 단계; 상기 제1칩의 제2페이지에 대한 프로그램을 진행하는 단계; 상기 제1칩이 프로그램되는 동안 제2상태커맨드를 입력하여 상기 제2칩에 대한 프로그램상태를 검사하는 단계; 및 상기 제2칩의 제2페이지에 대한 프로그램을 진행하는 단계를 포함한다.

Description

다중 플래쉬 메모리 시스템에서의 프로그램 운용 방법{METHOD FOR PROGRAMMING IN MULTI-FLASH MEMORY SYSTEM}
최근 전기적으로 프로그램과 소거(erasure)가 가능한 비휘발성 반도체 메모리 소저에 대한 수요가 점차 증가하고 있을 뿐만 아니라, 대용량의 데이타를 저장하기 위한 메모리셀어레이의 고집적화가 진행되고 있다. 또한, 고속 프로그램에 대한 요구도 점차 증대되고 있다.
특히, 디지탕 멀티미디어분야에서 주요한 제품으로 등장하고 있는 디지탈 스틸 카메라(digital still camera; DSC) 또는 MP3 재생 시스템에 채용되는 플래시메모리에서는 더욱 고속의 프로그램동작이 요구된다. DSC에서는, 픽셀증가에 따른 화상화일 크기가 증가되기 때문에, 이에 대응하여 증가된 데이타량을 소화할 수 있도록 고속 프로그램이 가능한 플래시메모리가 필요하다. 또한, MP3 재생 시스템에서는, 공공장소 등에서 구매자가 음악 화일을 직접 빠른 속도로 다운로딩 (down-loading) 할 수 있도록 하기 위하여 고속 프로그램이 가능한 플래쉬메모리가 필요하다. 현재 낸드(NAND) 플래쉬 메모리의 프로그램속도는 단일칩에서 대략적으로 초당 2.3MB(Mega byte)이다.
현재 사용되고 있는 프로그램 운용 방법은 단일 플래쉬 메모리 칩으로써 독립적으로 구동하는 방식과, 여러개의 플래쉬 메모리 칩들을 사용하여 구동하는 방법이 있다. 여려개의 플래쉬 메모리칩들, 즉 다중 플래쉬 메모리칩을 사용하여 구동하는 방식은, 각각의 플래쉬칩이 갖고 있는 칩인에이블핀 /CE를 사용하여 각각 동작시키도록 한다. 제1도는, 기본적인 다중 플래쉬메모리칩의 하나로서, 종래의 듀얼(dual) 플래쉬칩 카드의 구성을 보여준다. 두개의 플래쉬칩(A,B)에는 컨트롤러(5)로부터 제공되는 칩인에블신호(/CEA, /CEB)를 각각 수신하는 각각의 패드(6,7)가 설치된어 있다. 이러힌 구조에서의 동작방식은, 제2도에 보인 바와 같이, 칩인에이블신호 /CEA 및 /CEB가 교대로 구동되는 인터리브(interleave)형태로 해당하는 플래쉬칩을 활성화시킨다. 또한, 외부의 레이디(ready)/비지(resdy)신호 XRB에 대하여, 각 플래쉬칩 A 및 B의 내부 레이디/비지 신호 RBA 및 RBB가 서로 오버랩(overlapped)되는 구간이 설정됨에 따라 프로그램동작의 진행속도가 향상된다.
그러나, 하나의 보드(board) 또는 카드(card)에 전술한 제1도의 경우와 같이 2개가 아닌 다수개가 실장되는 경우, 각 칩에 소속되는 칩인에이블핀 또는 칩인에이블패드의 수가 그 칩의 수만큼 설치되어야 하므로, 컨트롤러의 동작에 필요한 비용은 물론 보드 또는 카드의 회로디자인이 복잡해 지기 때문에 제작비용이 증가되는 단점이 있다.
따라서, 본 발명의 목적은 다수개의 플래쉬 메모리칩들이 실장된 시스템에서 보다 저렴한 비용으로 프로그램의 진행속도를 향상시킬 수 있는 방법을 제공함에 있다.
본 발명의 다른 목적은 단일 칩선택 방식이며 다수의 플래쉬 메모리칩들이 실장된 시스템에서 프로그램 성능을 향상시키는 방법을 제공함에 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 방법은, 복수개의 플래쉬 메모리칩이 실장되며, 상기 칩들을 선택하기 위한 신호가 공유되어 있는 장치에서 하나의 칩에 대한 프로그램 동작이 진행되는 동안 다른 칩에 대하여는 프로그램 동작이 진행되거나 프로그램 상태에 대한 검사과정이 진행된다.
본 발명의 실시예에서는, 제1칩의 제1페이지에 대한 프로그램을 진행하는 단계; 제2칩의 제2페이지에 대한 프로그램을 진행하는 단계; 상기 제2칩이 프로그램되는 동안 제1상태커맨드를 입력하여 상기 제1칩에 대한 프로그램상태를 검사하는 단계; 상기 제1칩의 제2페이지에 대한 프로그램을 진행하는 단계; 상기 제1칩이 프로그램되는 동안 제2상태커맨드를 입력하여 상기 제2칩에 대한 프로그램상태를 검사하는 단계; 및 상기 제2칩의 제2페이지에 대한 프로그램을 진행하는 단계를 구비함을 특징으로 한다.
제1도는 복수개의 플래쉬 메모리 칩이 실장된 장치의 구성을 보여주는 회로도.
제2도는 제1도의 장치에서의 프로그램 진행 과정을 보여주는 타이밍도.
제3도는 본 발명에 따른 방법이 적용되는 다중 플래쉬 메모리 장치의 구성을 보여주는 회로도.
제4도는 제3도의 장치에 적용되는 본 발명에 따른 프로그램 방법을 보여주는 타이밍도.
제5도는 본 발명에 따른 프로그램 방법을 보여주는 흐름도.
제3도는 본 발명에 따른 방법이 적용되는 다중 플래쉬 메모리 시스템(13)의 구성을 보여 준다. 제3도의 다중 플래쉬 메모리 시스템(13)은 호스트(호스트 프로세서 또는 컨트롤러; 1)와 직접 인터페이스가 가능하며, 호스트(1)로부터 데이타(예컨대, 8비트; DATA), 어드레스 래치 인에이블 신호(ALE), 커맨드 래치 인에이블 신호(CLE), 어드레스(ADDRESS) 및 칩인에이블신호(/CE; 또는 칩선택신호)를 공급받는다. 칩인에이블신호(/CE)는, 제1도와 같이 칩별로 독립적으로 제공되지 않고, 플래쉬칩 A 및 B에 각각 설치된 패드(16, 17)에 공통으로 인가된다. 칩인에이블신호(/CE)가 칩 A 및 B에 공통으로 동시에 인가되는 상태에서의 칩의 선택은 본딩패드(bonding pad)를 이용한 선택방식을 이용한다. 즉, 칩 A에 설치된 패드(19)는 접지전압(GND)에 접속되어 있고, 칩 B에 설치된 패드(21)는 전원전압(Vcc)에 연결되어 있으므로, 어드레스의 최상위 비트가 "0"인 경우에는 칩 A를 선택하고 어드레스의 최상위 비트가 "1"인 경우에는 칩 B를 선택하도록 한다.
그러면, 본 발명에 따른 방법, 즉 제3도와 같은 적어도 2개 이상의 플래쉬 메모리칩이 실장된 플래쉬 카드 또는 시스템에서의 프로그램 운용방법을 설명한다.본 발명에 따른 방법 관한 이해를 돕기 위하여, 다중모드(본 실시예에서는 이중모드임)에 따른 칩 동작을 설명하기 전에, 칩 A 또는 칩 B만이 동작하는 단일모드에 관하여 먼저 설명한다.
단일모드에서 칩 A를 동작시킨다고 가정하면, 프로그램 셋엎 커맨드를 받아들인 후, 칩 A내에서 프로그램하고자 하는 블럭 또는 페이지(page)를 선택한다. 그 다음, 데이타를 로딩(loading)하여 해당하는 페이지 버퍼(page buffer)에 저장시키고, 이후에 입력되는 프로그램 커맨드에 응답하여 칩 A의 선택된 블럭 또는 페이지에 대한 프로그램을 진행한다. 이 때, 칩 A의 외부에서 칩 A네서 프로그램동작이 진행되고 있는지의 여부를 확인하는 레이디/비지 핀은 프로그램중인 때 로우(low) 상태이고 프로그램이 완료되면 하이(high)상태로 된다. 레이디/비지 핀이 로우상태인 경우, 즉 비지(busy)상태인 동안에는 상태(status) 커맨드가 입력되어 프로그램의 패스(pass)/페일(fail) 여부를 입출력핀을 통하여 확인한다. 프로그램결과가 패스로 판정되면 레이디/비지 핀은 하이상태로 된다. 칩 B에 대한 과정도 칩 A와 동일하다. 이러한 단일모드에 관한 프로그램 동작은 통상적으로 잘 알려져 있다.
본 발명에 따른 다중모드, 예컨대 이중모드의 프로그램 동작에 관하여 제4도 및 제5도를 참조하여 설명한다. 제4도에 보인 바와 같이, 모든 커맨드들을 받아 들일 수 있도록 외부의 레이디/비지 핀 XRB가 로우상태를 유지하고 있으며, 프로그램동작이 두개의 칩 A 및 B에 대하여 동시에 진행될 수 있도록 한다. 칩 인에이블신호 /CE가 칩 A 및 B에 대하여 공통으로 되어 있기 때문에 두개의 칩이 모두 활성상태에 있지만, 어드레스의 최상위비트(MSB)가 "0"이면 칩 A에 대해서만 어드레스 디코딩 동작이 진행된다. 또한, 칩 A 및 B에 각각 해당하는 내부 레이디/비지 판 IRBA 및 IRBB는 해당하는 칩이 프로그램 중일 때 각각 로우상태를 유지한다.
제5도를 참조하면, 먼저, 칩 A부터의 프로그램동작을 실행하기 위하여(칩 B부터 시작할 수 있음) 프로그램 셋엎 커맨드가 입력되고(단계 S51), 칩 A의 페이지를 선택하기 위한 어드레스가 입력되고(단계 S52) 프로그램될 데이타가 해당하는 페이지버퍼에 저장된다(단계 S53). 그후 프로그램 실행 커맨드가 입력됨에 따라 침 A에서는 선택된 페이지에 대한 프로그램이 진행된다(단계 S54). 그 다음, 칩 B에 대하여, 전술한 프로그램 셋엎 커맨드(단계 S55) -> 어드레스 입력(단계 S56) -> 페이지 버퍼로의 데이타 로딩(단계 S57) -> 프로그램 실행(단계 S58)이 칩 A의 경우(S51~S54)와 같이 반복된다. 그 동안, 외부 레이디/비지 핀 XRB는 칩 A 및 B의 내부 레이디/비지 핀 IRBA 및 IRBB의 비지상태(또는 로우상태)를 모두 반영한 로우상태를 유지한다.
그 다음, 단계 S59에서 상태 커맨드가 입력되면, 칩 A에 대한 프로그램 상태를 확인하는 과정을 실행한다. 단계 S60에서, 칩 A에 대한 프로그램이 완료되었는지를 내부 레이디/비지 핀 IRBA를 통하여(또는 임의의 입출력핀을 통하여) 확인한다. IRBA가 하이레벨이면 칩 A에서의 프로그램이 종료되었음을 의미하므로, 패스/페일 확인 단계(S61)로 진행한다. IRBA가 로우레벨인 경우는 아직 프로그램이 진행중임을 의미하므로 프로그램 종료 확인이 될 때까지 단계 S61을 반복 진행한다. 단계 S61에서는, 리이드(read) 인에이블 신호(/RE)의 제어하에 프로그램 결과에 대한 패스/페일 여부을 판정하여 임의의 입출력핀을 통하여 확인한다. 페일로 판정된 경우(즉, 프로그램 불량)에는 프로그램 에러 단계(S62)로 진행하고, 패스인 경우에는 단계 S63으로 진행하여 칩 A의 선택된 페이지에 대한 프로그램이 완료된 것으로 처리한다.
단계 S63에 이르기까지 칩 A의 한 페이지에 대한 프로그램이 종료되었으므로, 칩 A에서는 새로운 선택된 페이지에 대한 프로그램이 진행된다. 즉, 전술한 과정과 동일한 수순으로, 프로그램 셋엎 커맨드(S64) -> 어드레스 입력(S65) -> 페이지버퍼로의 데이타 로딩(S666) -> 프로그램 실행(S67)이 진행된다.
그 다음에는, 전술한 칩 A에 대한 프로그램 상태 판정 과정(S59~S63)과 마찬가지로, 칩 B에 대한 상태 커맨드 입력(S68) -> 프로그램 완료 여부 확인(S69) -> 프로그램 상태 패스/페일 판정(S70) -> 프로그램 완료(S72)의 과정이 진행된다.
단계 S72이후에는, 제5도에는 도시하지 않았지만, 칩 A에 대한 경우와 마찬가지로, 칩 B의 새로운 페이지에 대한 프로그램이 진행될 것임을 이해할 수 있다. 이와 같은 수순들을 보다 크게 분류하여 정리하면, 칩 A에 대한 프로그램 진행(S51~S54) -> 칩 B에 대한 프로그램 진행(S55~S58) -> 칩 A에 대한 프로그램 상태 검사(S59~S63) -> 칩 A에 대한 프로그램 진행(S64~S67) -> 칩 B에 대한 프로그램 상태 검사(S68~S72) -> 칩 B에 대한 프로그램 진행의 과정으로 반복 진행된다. 하나의 칩(A 또는 B)에 대한 프로그램이 진행되는 동안, 다른 칩(B 또는 A)에서는 프로그램 상태 또는 결과에 대한 검사작업이 진행된다. 상태 커맨드는 칩 A 및 B에 대하여 서로 다른 패턴을 가지는 커맨드를 사용한다. 또한, 프로그램상태/결과 검사를 위한 상태 커맨드는 해당하는 칩에 한 번 입력되면 칩 내부에서 래치(latch)되기 때문에, 다른 커맨드가 들어오기 전까지는 리이드 인에이블 신호의 토글링(toggling)에 응답하여 프로그램 상태를 알려주는 신호가 입출력핀을 통하여 칩 외부로 발생되도록 한다.
전술한 실시예에서는 2개의 플래쉬 메모리칩들에 대한 동시 프로그램 동작을 설명하였으나, 더 많은 플래쉬 메모리 칩들이 실장된 카드 또는 시스템에도 본 발명이 적용될 수 있다.
전술한 바와 같이, 본 발명은 적어도 2개 이상의 플래시 칩들이 실장된 보드 또는 메모리시스템에서 칩인에이블 신호를 공유하면서 프로그램동작이 동시에 진행되도록 함으로써, 전체적인 프로그램 진행 속도를 단축시키는 이점이 있다.

Claims (1)

  1. 복수개의 플래쉬 메모리칩이 실장되며, 상기 칩들을 선택하기 위한 신호가 공유되어 있는 장치에서의 프로그램 방법에 있어서:
    제1칩의 제1페이지에 대한 프로그램을 진행하는 단계;
    제2칩의 제2페이지에 대한 프로그램을 진행하는 단계;
    상기 제2칩이 프로그램되는 동안 제1상태커맨드를 입력하여 상기 제1칩에 대한 프로그램상태를 검사하는 단계;
    상기 제1칩의 제2페이지에 대한 프로그램을 진행하는 단계;
    상기 제1칩이 프로그램되는 동안 제2상태커맨드를 입력하여 상기 제2칩에 대한 프로그램상태를 검사하는 단계; 및
    상기 제2칩의 제2페이지에 대한 프로그램을 진행하는 단계를 구비함을 특징으로 하는 방법.
KR1020000074164A 2000-12-07 2000-12-07 다중 플래쉬 메모리 시스템에서의 프로그램 운용 방법 KR20020044907A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000074164A KR20020044907A (ko) 2000-12-07 2000-12-07 다중 플래쉬 메모리 시스템에서의 프로그램 운용 방법
US10/007,083 US20020073272A1 (en) 2000-12-07 2001-12-06 Method of programming a multi-flash memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000074164A KR20020044907A (ko) 2000-12-07 2000-12-07 다중 플래쉬 메모리 시스템에서의 프로그램 운용 방법

Publications (1)

Publication Number Publication Date
KR20020044907A true KR20020044907A (ko) 2002-06-19

Family

ID=19702779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000074164A KR20020044907A (ko) 2000-12-07 2000-12-07 다중 플래쉬 메모리 시스템에서의 프로그램 운용 방법

Country Status (2)

Country Link
US (1) US20020073272A1 (ko)
KR (1) KR20020044907A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676614B1 (ko) * 2005-05-26 2007-01-30 주식회사 하이닉스반도체 동작 성능을 향상시키기 위한 개선된 구조를 가지는 플래시 메모리 장치
US8996759B2 (en) 2010-12-03 2015-03-31 Samsung Electronics Co., Ltd. Multi-chip memory devices and methods of controlling the same
KR20190044349A (ko) * 2017-10-20 2019-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7353323B2 (en) * 2003-03-18 2008-04-01 American Megatrends, Inc. Method, system, and computer-readable medium for updating memory devices in a computer system
KR100843546B1 (ko) * 2006-11-21 2008-07-04 삼성전자주식회사 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
TWI375961B (en) * 2008-05-15 2012-11-01 Phison Electronics Corp Multi non-volatile memory chip packetaged storage system and controller and access method thereof
US8825940B1 (en) 2008-12-02 2014-09-02 Siliconsystems, Inc. Architecture for optimizing execution of storage access commands
US9176859B2 (en) * 2009-01-07 2015-11-03 Siliconsystems, Inc. Systems and methods for improving the performance of non-volatile memory operations
US10079048B2 (en) * 2009-03-24 2018-09-18 Western Digital Technologies, Inc. Adjusting access of non-volatile semiconductor memory based on access time
CN102543189A (zh) * 2012-02-28 2012-07-04 北京忆恒创源科技有限公司 半导体存储器、接口电路及其访问方法
JP5624578B2 (ja) 2012-03-23 2014-11-12 株式会社東芝 メモリシステム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09212411A (ja) * 1996-02-06 1997-08-15 Tokyo Electron Ltd メモリシステム
US5860124A (en) * 1996-09-30 1999-01-12 Intel Corporation Method for performing a continuous over-write of a file in nonvolatile memory
KR19990013635A (ko) * 1997-07-07 1999-02-25 이데이노부유키 기억 장치, 데이터 기입 방법, 및 데이터 독출 방법
KR20000031923A (ko) * 1998-11-11 2000-06-05 김영환 다수의 플래시 메모리에 대한 데이터 라이트 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09212411A (ja) * 1996-02-06 1997-08-15 Tokyo Electron Ltd メモリシステム
US5860124A (en) * 1996-09-30 1999-01-12 Intel Corporation Method for performing a continuous over-write of a file in nonvolatile memory
KR19990013635A (ko) * 1997-07-07 1999-02-25 이데이노부유키 기억 장치, 데이터 기입 방법, 및 데이터 독출 방법
KR20000031923A (ko) * 1998-11-11 2000-06-05 김영환 다수의 플래시 메모리에 대한 데이터 라이트 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676614B1 (ko) * 2005-05-26 2007-01-30 주식회사 하이닉스반도체 동작 성능을 향상시키기 위한 개선된 구조를 가지는 플래시 메모리 장치
US8996759B2 (en) 2010-12-03 2015-03-31 Samsung Electronics Co., Ltd. Multi-chip memory devices and methods of controlling the same
KR20190044349A (ko) * 2017-10-20 2019-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US20020073272A1 (en) 2002-06-13

Similar Documents

Publication Publication Date Title
US10223003B2 (en) Method and system for accessing a flash memory device
US7290109B2 (en) Memory system and memory card
US6829673B2 (en) Latched address multi-chunk write to EEPROM
US7388782B2 (en) Semiconductor integrated circuit device
KR100843546B1 (ko) 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
JP2003085034A (ja) 不揮発性記憶装置およびデータ格納方法
KR20180006654A (ko) 솔리드 스테이트 드라이브 장치 및 이를 포함하는 저장 시스템
KR20000062264A (ko) 판독 및 기입을 동시에 행할수 있는 비휘발성 메모리용 뱅크 아키 텍춰
JP6482690B1 (ja) 半導体記憶装置
KR20020044907A (ko) 다중 플래쉬 메모리 시스템에서의 프로그램 운용 방법
JP2008065859A (ja) メモリシステム
KR20030084702A (ko) 불휘발성 반도체 기억 장치
KR102137889B1 (ko) 반도체 기억장치 및 그 리셋 방법
US20070028037A1 (en) Memory system with automatic dual-buffering
KR100621637B1 (ko) 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
US8237470B2 (en) Universal IO unit, associated apparatus and method
US6381192B1 (en) Address buffer in a flash memory
US11990188B2 (en) Semiconductor apparatus and continuous readout method
US20240231697A1 (en) Memory devices that support selective setting data update and methods of operating same
KR20030045599A (ko) 불휘발성 반도체 메모리칩 제어 방법
CN118335128A (zh) 支持选择性设置数据更新的存储器装置及其操作方法
JPH10511205A (ja) プログラムロードサイクルを終了させるためのプロトコルを有する浮遊ゲートメモリデバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application