SU382147A1 - Запол\инающее устройство - Google Patents

Description

1

Известно запоминаюн ее устройство (ЗУ), содержащее накопительные блоки, состо щие из запоминающих  меек, объединенных цеп ми сдвига, .регистр адреса, дещифратор адреса , выходы которого подключены к одним входа м выходнЫХ запоминаюо1их  чеек н акопительных блоков, другие -входы которых подсоединены к регистру слова, .блок управлени  и схемы «И.

Недостатком известного ЗУ  вл  етс  значнтельное количество адресных щин, что усложн ет устройство и снижает его надежность.

|Описываемое ЗУ отличаетс  от известно-го тем, что оно содержит схему анализа адреса, входы которой подключены соответственно к регистру адреса и блоку управлени , а вььходы - ко входам дещи.фратора адреса и к одним в.ХОда.м схем «И, другие входы кото,рых соединены с блокам управлени , а выходы - с регистром слова и с управл ющими входами выходных запоминающих  чеек.

Указанные отличи  позвол ют упростить устройство и ПОВЫСИТЬ его надежность.

С целью увеличени  быстродействи  устройства целесообразно схемл анализа адреса выполнить состо щей из вычитающего блока, вход которого подключен к одному входу схемы анализа адреса, регистра исполнительного адреса, Вход которого подсоединен к выходу вычитающего блока, а выход - к выходу схемы анализа адреса, счетчика текуи;его адреса , вход которого св зан со входо.м счетчика наполнительного адреса, выход которого подключен к запрещающему входу схемы запрета , второй вход которого св зан с другим входом схемы анализа адреса, а выход- со входом счетчика, исполнительнаго адреса.

На чертеже изображена блок-схема предложенного ЗУ.

ЗУ содержит регистр слова / с информацнонны-ми входами 2. соединенными с выходами схем «ИЛИ 3 (условно показана одна схема «ИЛИ), которые объедин ют информационные выходы накопител  4 и входы записи 5.

Накопитель 4 п-редставл ет собой за.мкнутые в кольиев Ю cxeNiy и объединенные цел ми сдвига вверх или вниз (цеии сдвига на чертеже не ноказаны) запоминающие  чейки, конструктивно вход щие в накопительные блоки б, каждый из которых содержит выходную за:номинаюн1ую  чейку 7, св занную с регистром слова / и дешифратором адреса 8. Управл ющие входы выходных за:поминающих  чеек 7 накопител  4 св заны с в-ыходом схемы «И .9, один вход которой соединен с блоком управлени  10, а другой - с выходом счетчика // исполнительного адреса схемы /2 анализа адреса.

В схему 12 анализа адреса вход т также вычитаюни1Й блок /5, счетчик 14 текущего

адреса с инфОрмаЦКопйЫм входом 15, регистр 16 исполнительного адреса и схема запрета 17 с запретом по входу, соединенному с выходом счетчика // исполнительного адреса. Второй вход схемы 17 подключен к блоку управлени  10, а выход - к входу 18 счетчика 4 текущего адреса и входу 19 счетчика // исполнительного адреса. Входы вычитающего блока 13 св заны со счетчиком М текущего адреса и регистром 20 адреса, имеющего информадионнъш вход 21. Выходы вычитающего блока 13 соединены со входами регистра 16 исполннтельно:го адреса, св- занного с дешифратором 8, .и счетчика II исполнительнаго адреса .

Блок упр авленй  10 св зан с управл ющими входами схемы 12 анализа адреса и через схему «И 22 с управл ющими входами регистра слова /, инфор-мащнонные выходы которого подключены к информационным входам накопител  4.

Описываемое ЗУ работает следующим образом .

На, информационные входы 21 регистра адреса 20 поступает адрес слова, которое необходимо считать ИЛ1И записать. На вычитающем .блоке 13 из содер.жим10го -регистра 20 вычитаетс  код, наход щийс  в счетчике 14 текущего адреса. Этот код представл ет собой адрес слова, наход щегос  в выходной запоминающей  чейке первого накопительного блока 6.

Результат вычитани  представл ет собой исполнительный адрес слова, перва  часть которого AI переписываетс  в регистр 16 исполиительно .го адреса, а втора  - адрес AZ - в счетчик // исполнительного адреса. Адрес AI поступает в дещифратор 8, при помощи, которого выбираетс  один из блоков 6 накопител  4. Адрес AZ определ ет количество сдвигав в накопителе 4, необходимых перемещени  слова из  чейки, указанной адресом AZ, в выходную  чейку 7 выбраннюго дещифратором 8 блока 6 на.копител  4. Лри каждом сдвиге, который осуществл етс  под воздействием управл ющего сигнала с блока управлени  10 через схему запрета 17, в счетчик 14 текущего адреса :по входу 18 добавл етс  «+1, а в счетчик // исполнительного адреса по входу 19 добавл етс  «-1.

При нулевом состо нни счетчика // с его выхода, снимаетс  , который блокирует схему /7, и сдвиги прекра.щаютс . Этот же сигнал открывает схемы «И 9 и схему «И

22, через которые проход т сигналы с блока управлени  10, разрешающие выборку слова. При считывании слово из выбранной выходной  чейки переписываетс  через схему «ИЛИ 3 в регистр слова /.

Блок управлени  10 синхронизирует также работу блоков схемы 12 анализа адреса. На его входы подаютс  сигналы начала операции , чтени , записи, а с выхода снимаетс  сигнал «конец операции.

Нредмет изобретени 

Claims (2)

1.Запоминающее устройство, содержащее Накопительные блоки, состо щие из заломинающих  чеек, объединенных цеп ми сдвига, р.егистр адреса, дешифратор адреса, выходы которого подключены .к одним входам выходных запоминающих  чеек накопительных блоков , другие входы которых подсоединены к

регистру слова, блок управлени  и схемы «И, отличающеес  тем, что, с целью упрощени  устройства И пов.ышени  его надежности, оно содержит схему анализа адреса, входы которой подключены соответственно к регнстру адреса и блоку управлени , а выходы - ко входам дешифратора адреса и к одн:им входам схем «И, другие входы котор.ых соединены с блоком унравлени , а выходы - с регистром слова и с уира.вл ющими входами выходных запом1инающих  чеек.

2.Запоминаю.щее устройство по п. 1, отличающеес  тем, что, с .целью увеличени  быстродействи , схема анализа адреса содержит вычитающий блок, Вход которого .подключен

к одному входу схемы анализа адр.еса, регистр исполнительного адреса, вход которого подсоединен к выходу вычитающего блока, а выход - к выходу схемы анализатора адреса , счетчик текущего адреса, вход которого

св зан со входом счетчик.а исполнительного адреса, выход которого подключен к запрещающему входу схемы запрета, второй вход которой св зан: с другим входом схемы анализа адреса., а выход - со входом счетчика

исполнительного адреса.