SU1171774A1 - Функциональный преобразователь - Google Patents

Abstract

ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий первьш регистр, соединенный первым информационным входом с шиной ввода аргумента, выходной сумматор, выход которого  вл етс  выходом преобразовател , элемент И, первыйвход которого соединен с шиной ввода опорной частоты, а выход элемента И соединен со счетным входом счетчика, выход которого соединен с входами младших разр дов адреса первого блока пам ти, соединенного выходом кода приращени  ординат воспроизводимой функции с входом первого сомножител  блока умножени  и информационным входом первого накапливающего сумматора, выход которого подключен к первому входу выходного сумматора, о т л ич аю щ и и с   тем, что, с целью повышени  быстродействи , в него введены второй блок пам ти, формирователь разности кодов, второй накапливающей сумматор, дешифратор, блок сдвига кода, второй регистр л элемент задержки, причем выход элемента И через элемент задержки соединен с управл ющими входами первого и второго накапливающих сумматоров, выход кода показател  степени длительностей участков аппроксимации первого блока пам ти подключен к управл ющему входу блока сдвига кода и информационному входу дешифратора, выход которого подключен к информационному входу второго накапливающего сумматора , соединенного выходом с первым входом формировател  разности кодов, второй вход которого соединен с выi ходом первого регистра, выход знакового разр да формировател  разности (Л кодов подключен к второму входу элемента И, а выход кода разности подключен к входу сомножител  блока умножени , выход которого соединен с информационным входом блока сдвига кода, соединенного с вторым входом выходного сумматора, информационньй вход второго регистра соединен с шиной ввода кода номера воспроизводимой функции, а выход подключен к 4j . входам старших разр дов адреса первого блока пам ти и адресному входу Ч 4 второго блока пам ти, соединенного выходом кода начальных значений ординат и выходом кода начальных значений абсцисс воспроизводимых функций с входами установки начальных значений соответственно первого и второго накапливающих сумматоров.

Description

Изобретение относитс  к автоматике и вычислительной технике, в частности к кусочно-линейным многофункциональньм преобразовател м с неравномерным расположением узлов аппроксимации.

Цель изобретени  - повьшение быстродействи ,

; На, фиг,л. 1 |1 ражена блок-схема функционального преобразовател ; на фнг-, 2 - блок-cxei первого запоминакщёго устройства в случае использовани  запомин,ающего, устройства с ограниченным временем доступа.

Функциональный преобразователь (фиг. 1) содержит первый 1 и второй регистры 2, формир.оватёль 3 разности , кодов, элемент И 4, элемент 5 задержки, счетчик 6, первый 7 и второй 8 блоки пам ти, дешифратор (преобразователь кода) 9, первый 10 и второй 11 накапливающие сумматоры , блок 12 умножени , блок 13 сдвига кода, выходной сумматор 14, шину 15 ввода аргумента, шину 16 ввода кода номера функции, шину 17 ввода опорной частоты и вход 18 запуска . Первый блок 7 пам ти может быть перепрограммируемого типа с ограниченным временем доступа и содержать (фиг, 2) блок 19 пам ти, выходные регистры 20 и 21, элемент ИЛИ 22, элемент 23 задержки и формирователь 24 импульсов, выполненный, например , на одновибраторах 25 и 26 и элементе И 27. Пунктиром изображены (фиг. 1) цепи управлени  запуском (в случае выполнени  запоминающих устройств 7 и 8 аналогично известному у них отсутствуют управл ющие входы),

Принцип д,ействи  функционального преобразовател  основан на кусочнолинейной аппроксимации воспроизводимых функций у fj(х), где j - номер функции, с неравномерным разбиением на участки аппроксимации и определени  узлового значени  функции на текущем участке аппросимации путем суммировани  ее приращений на предьщущих участках. При этом длины их- х,- - xj.,, где i - номер участка аппроксимации, участков выбираютс  равньши по числу два, возведенному в произвольную целую степень ,

Функциональный преобразователь работает следующим образом.

В исходном состо нии обнулены )егистры 1 и 2, накапливающие сумматоры 10 и 11, счетчик 6 и регистры 20 и 21 запоминающего устройства 7 (цепи приведени  устройства в исходное состо ние не изображены). Элемент И 4 закрыт нулевьп- сигналом со знакового выхода блока 3 вычитани  (на знаковом выходе блока 3 вычитани  единичный сигнал формируетс  только при отрицательных значени х разности), В запоминающее устройство 7 записаны коды приращений } У ординат воспроизводимых

5 функций у f(х) на участках аппроксимации и коды показателей степени п:;; п,.- - п„ ,где п ,- показатель

1 J мин степени, соответствующий участку

f «ин

.аппроксимации минимальной длрп{ы 2

длин участков аппроксимации соответственно . В запоминающее устройство 8 записаны значени  аргументов х и ординат y,j конечной точки первого участка аппроксимации функций соответственно .

Работа функционального преобразовател  начинаетс  с того, что подаетс  пусковой импульс, с помощью которого осуществл етс  запись в регистры 1 и 2 кодов текущих значений аргумента X и номера j функции соответсвенно , выборка из запоминающего устройства 9 по его первому и второму выходам кодовых значений абсциссы

и ординаты конечной точки первого участка аппроксимации и запись этих кодов в нака.пливающие сумматоры 10 и 11 соответственно (запоминающее устройство 8 может быть также пере0 программируемого типа с ограниченным временем доступа и содержать собственно блок пам ти и формирователь импульса Выборка кристалла, вход которого  вл етс  управл ющим входом

5 устройства), Запись кодов начальных условий в сумматоры 10 и 11 выполн етс  подачей этих кодов непосредственно на входы параллельной записи регистров, вход щих в состав сумматора 10 и 11, Помимо указанного, импульс запуска с входа 18 поступает на вход обнулени  счетчика бив случае использовани  запоминающего устройства 7 перепрограммируемого типа

5 поступает на первый управл ющий вход устройства 7, где, после задержки элементом 23 (фиг 2) на врем  установлени  счетчика 6, на выходах фор3 мировател  24 формируютс  соответственно импульс Выборка кристалла дл  блока 19 пам ти и импульс записи информации в регистры 20 и 21. На первом и втором выходах запоминающего устройства 7 формируютс  соответ ственно код приращени  функции А У)| - Уд и код показател  степе ни п. дл  первого участка аппрок:симации . I Спуст  врем  установлени  началь ного кода разности (х,- х) на выходах блока 3 вычитани  на шину 17 начинают подаватьс  импульсы опорной частоты. Если текущее значение аргумента лежит за пределами первого участка аппроксимации, то на знаковом выходе блЪка 3 имеетс  единичный сигнал (соответствующий отрицательному коду разности), отпирающий элемент И 4 и разрешающий прохождение импульсов опорной .часто ты на счетчик 6 и вход элемента 5 задержки. По поступлению каждого им пульса опорной частоты выполн ютс  следующие действи : код счетчика 6 увеличиваетс  на единицу младшего разр да, по новому адресу на выхода запоминающего устройства 7 формируютс  значени  кода приращени  функции и показател  степени длины ново го участка аппроксимации. Код прира щени  функции поступает на информационньй вход сумматора 10 и первый вход множительного блока 12. Код по казател  степени длины участка пост пает на управл ющий вход блока 13 сдвига и вход дешифратора 9, выполн ющего преобразование в код длины участка аппроксимации по соотноше- нию Выходной код-де шифратора 9 поступает на информационный вход сумматора 11. Импульс с выхода элемента 5, задержаиньй на врем  установлени  кодов на информационных входах сумматоров 10 и 11, поступает на управл ющие вход этих сумматоров, разреша  сложение входных кодов с содержащими суммато ров 10 и 11. Сумматор 10 выполн ет Суммирование кодов с учетом знака приращени  функции на текущем интер вале апрроксимации. Значени  кодов на выходах сумматоров 11 и 1О станов тс  равными ординате и абсци се конечной точки нового участка аппроксимации соответствен но . 44 Указанные действи  продолжаютс  до тех пор, пока разность кодов (xjj - х) на выходе блока 3 вычитани  не станет положительной, что свидетельствует о том, что в счетчике 6 определен адрес i участка аппроксимации х , соответствующему текущему значению аргумента, т.е. .,, х. В этом случае на знаковом выходе блока 3 вычитани  по вл етс  нулевой сигнал, запрещающий дальнейшее прохождение импульсов опорной частоты через элемент И 4, а на выходах запоминающего устройства 7 фиксируютс  коды приращени  ГУ;; У;; - У; .; И показате U Ч 1J J ЛЯ П;: соответственно. Код разности с выхода блока 3 вычитани  умножаетс  в блоке 12 на код приращени  функции , поступающий с первого выхода запоминающего устройства 7. Код произведени  с выхода блока 12 через блок 13 сдвига поступает на второй (вычитающий) вход сумматора 14. Блок 13 выполн ет сдвиг кода произведени  в сторону младших разр дов сумматора 14 на число разр дов, соответствующее коду показател  степени с второго выхода запоминающего устройства 7. На выходе сумматора 14 (с учетом знаков слагаемых) формируетс  результат функционального преобразовани  в соответствии с выражением . У y,j - (х; - х) йу; 2 , хе х;.,, .х; . При работе функционального преобразовател  в режиме синхронного обмена с внешними устройствами полученный результат считьшаетс  через врем , соответствующее отработке всех участков аппроксимации функции. Если же преобразователь работает в режиме асинхронного обмена, то сигнал готовности к обмену может формироватьс  по моменту времени перехода в ноль знакового выхода блока- 3 вычитани  (с задержкой на врем  установлени  и считывани  результирующего кода с выхода сумматора 14). Дл  повышени  надежности работы может быть использован З гтриггер, подключенный тактовым входом к шине опорной частоты , единичным и нулевым установочными входами - к входу запуска и инверсному выходу знакового разр да блока 3 соответственно, а выходы к дополнительному третьему входу элемента И 4.

Рассматриваемьй функциональньш преобразователь по сравнению с известным позвол ет повысить быстродействие работы в режиме многофункционального преобразовател  за.счет исключени  потерь времени на перестройку параметров аппроксимации при смене вида воспроизведенной функции и сокращени  времени полного цикла функционального преобразовател . Последнее достигаетс  за счет уменьшени  общего числа обрабатываемых

частков аппроксимации при неравномерном разбиении аргумента на участки (при равной с известным точности аппроксимации ). При этом запаздывание, вносимое блоком 3 вычитани  комбинационного типа и дешифратором 9, можно не учитывать, так как оно мало по сравнению с временем выборки из

запоминающего устройства 7 и суммировани  в сумматоре 10, а врем  выполнени  операций в сумматоре 11 можно не учитывать, так как оно совмещено со временем выполнени  операций . в сумматоре 10,

Фиг.1

11

Фиг.1.

Claims (1)

1. ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий первый регистр, сое· диненный первым информационным входом с шиной ввода аргумента, выходной сумматор, выход которого является выходом преобразователя, элемент И, первый вход которого соединен с шиной ввода опорной частоты, а выход элемента И соединен со счетным входом счетчика, выход которого соединен с входами младших разрядов адреса первого блока памяти, соединенного выходом кода приращения ординат воспроизводимой функции с входом первого сомножителя блока умножения и информационным входом первого накапливающего сумматора, выход которого подключен к первому входу выходного сумматора, отлич аю щ и й с я тем, что, с целью повышения быстродействия, в него введены второй блок памяти, формирователь разности кодов, второй накапливающий сумматор, дешифратор, блок сдвш’а кода, второй регистр и элемент задержки, причем выход элемента И через элемент задержки соединен с управляющими входами первого и второго накапливающих сумматоров, выход кода показателя степени длительностей участков аппроксимации первого блока памяти подключен к управляющему входу блока сдвига кода и информационному входу дешифратора, выход которого подключен к информационному входу второго накапливающего сумматора, соединенного выходом с первым входом формирователя разности кодов, второй вход которого соединен с выходом первого регистра, выход знако- <g вого разряда формирователя разности кодов подключен к второму входу элемента И, а выход кода разности подключен к входу сомножителя блока умножения, выход которого соединен с информационным входом блока сдвига кода, соединенного с вторым входом выходного сумматора, информационный вход второго регистра соединен с шиной ввода кода номера воспроизводимой функции, а выход подключен к .входам старших разрядов адреса перового блока памяти и адресному входу второго блока памяти, соединенного выходом кода начальных значений ординат и выходом кода начальных значений абсцисс воспроизводимых функций с входами установки начальных значений соответственно первого и второго накапливающих сумматоров.

   ι 11