SU746431A1 - Линейно-круговой интерпол тор - Google Patents
Линейно-круговой интерпол тор Download PDFInfo
- Publication number
- SU746431A1 SU746431A1 SU782604998A SU2604998A SU746431A1 SU 746431 A1 SU746431 A1 SU 746431A1 SU 782604998 A SU782604998 A SU 782604998A SU 2604998 A SU2604998 A SU 2604998A SU 746431 A1 SU746431 A1 SU 746431A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- interpolator
- output
- key
- block
- linear
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) ЛИНЕЙНО-КРУГОВОЙ ИНТЕРПОЛЯТОР
1
Изобретение относитс V автоматике и вычислительной технике и может быть использовано в системах числового программного управлени станками. Известен линейно-круговой интерпол тор , содержащий блок задани скорости, импульсный датчик и по каждой координате счетчик импульсов, и последовательно соединенный счетчик , блок ключей и сумматор, выход которого подключен к управл ющему входу другой координаты 1.
Недостатком такого интерпол тора вл етс то, что изменени величин приращений при линейной интерпол ции величины радиуса при круговой интерпол ции приходитс учитывать при задании скорости в блоке задани скорости . При этом в случае малых величин приращений и большой разр дности интерпол торов интерпол тор должен работать на частотах, превьпгшюадих в . .раз заданную выходную частоту (К - число нулевых разр дов интегратора , следующих за старшим значащим разр дом). При ыисле двоичных разр дов п 24 (10 ) число К может достигать 23, т.е. частота работы интегратора должна в 10 раз превышать выходную частоту. Переход систем программного управлени на работу с ценой импульса 0,001 мм с одновременным повышением выходной частоты до 200000-330000 Гц делает пр мое использование известного решени невозможным, так как в этом случае тактова частота должна составл ть 200000 к 10 Гц, что обеспеto чить невозможно.
Изве.стно.техническое решение, позвол ющее снизить тактовую частоту интерпол торов, работающих по приниипу ЦДА, в котором используетс зада15 ваемое в программе кодирование множител , который открывает ключ переноса .со старшего значащего разр -. да 2 ,
Однако такое решение сильно ус20 ложн ет программирование (возникает необходимость расчета и задани в программе соответствующего множител , что особенно усложн етс в двоичном коде) и, кроме того, требует
25 значител.ьного объема электронного оборудовани .
Известен также интерпол тор и автоматическим выделением переноса из 30 старшего значащего разр да благодар исгтольэованию схемы определени стар шего значащего разр да приращений, включающей перенос из соот ветствующих разр дов с одновременной блокировкой ключей переноса всех младших разр дов всех интеграторов интерпол тора 3 . Такое техническое решение вл етс наиболее близким к предложенному и состоит по каждой координате из счетчика определени окончани мо мента отработки и последовательно соединенных клапанов коммутации сигнала переноса, параллельного сумматора , блока определени старшего значащего разр да и блокировки младших , блока Ключей переноса приращени , реверсивного счетчика, текущих значений приращений, промежуточной пам ти начальных значений и приращени , блока задани скорости и блока определени окончани отработки. Недостатком такого интерпол тора вл етс большой объем электроникиклапанов коммутации сигналов переноса , схемы определени старшего значащего разр да, блокировки младших, реверсивного счетчика, а также снижение быстродействи интерпол тора из-за задержек, возникающих в каждом такте работы интерпол тора в перечис ленных схемах, и, прежде всего,в сложной схеме определени ст,аршего значащегр разр да и блокировки младших . Цель изобретени - упрощение схемы линейно-кругового интерпол тора и повышение его быстродействи . Указанна цель достигаетс тем, что в линейно-круговой интерпол тор, содержащий первый ключ, управл ющий вход которого подключен к выходу генератора тактовой частоты, а. информационный вход - к выходу элемента И через первый элемент НЕ, и по каждой координате первый блок ключей и посл довательно соединенные второй блок ключей, первый накапливающий сумматор и счетчик, выход которого подключен к соответствующему-входу элемейта И, а управл ющие входы вторых :блоков ключей каждэй координаты соединены с выходом первого ключа, введены блок переключени режимов, гене ратор импульсов, последовательно соединенные элемент ИЛИ, второй элемен НЕ и второй ключ, по каждой координа те первый регистр сдвига и последова тельно соединенные второй регистр сдвига, третий блок ключей и второй накапливающий сушлатор, подключенный выходом к информационному входу втор го блока ключей данной координаты, причем в каждой координате выход пер вого блока ключей соединен со входом второго накапливающего сумматора, ин формационный вход - с выходом блока переключени режимов через первый ре гистр сдвига данной координаты, а уп равл ющий вход-с выходом, первого j накапливающего сумматора другой координаты , управл ющий вход второго ключа подсоединен к выходу генератора импульсов , выход - к управл ющим входам первого и второго регистров сдвига каждой координаты, а входы элемента ИЛИ - к выходам вторых регистров сдвига каждой координаты. На чертеже представлена блок - схема интерпол тора, Схема содержит генератор тактовой частоты 1, первый ключ 2, первый элемент 3 НЕ, элемент 4 И, счетчики 5 и б, первые накапливающие сумматоры 7 и а, первые блоки ключей 9 и 10, вторые блоки ключей 11 и 12, вторые накапливающие сумматоры 13 и 14, первые регистры 15 и 16 сдвига, блок 17 переключени режимов, третьи блоки 18 и 19 ключей, втооые оегистры сдвига 20 и 21, элемент 22 ИЛи, элемент 23 НК, второй ключ 24 игенератор 25 импульсов. Интерпол тор может работать в двух режимах - линейной и круговой интерпол ции. В режиме линейной интерпол ции интерпол тор работает следующим образом . Исходна информаци распредел етс По блокам с выхода блока задани программы (на чертеже не показан) следующим обпазом: ДХ заноситс в счетчик 5 и регистр 20, а ДУ - в счетчик 6 и регистр 21. Отсутствие единицы в старших разр дах регистров 20 и 21 приведет к открытию ключа 24 через элементы.22 и 23 и импульсы с выхода генератора 25 через ключ 23 начинают поступать на входы регистров 15, 16, 20 и 21. В режиме линейной интерпол ции с выхода блока 17 предназначенного дл формировани пр мой и дополнительной единицы, в сдвиговые регистры,15 и 16 записаны нули. Сдвиги кодов в регистрах 20 и 21 продолжаютс до тех пор, пока в старшем разр де одного из этих регистров не по витс единица, котора через элементы 22 и 23 эакроет ключ 24, Нормализаци закончилась. Теперь нормализованные коды приращений через ключи 18 и 19 передаютс в сумматоры 13 и 14. В том случае если эти сумматоры выполнены в виде комбинационного сумматора и сдвигового сумматора , то блоки 18 и 19 станов тс ненужными, и передача, приращений из регистров 20 и 21 в сумматоры 13 и 14 возможна последовательным кодом. После этого сигнал ненулевого состо ни счетчиков 5 и 6 по цепи элемент 4И, Элемент 3 НЕ открывает ключ 2, пропуска тактовую частоту с выхода генератору 1 на управл ющие входы блоков 11 и 12, вызыва тем самым передачу кодов, записанных в сумматорах 13 и 14, в сумматоры 7 и 8. Импульсы перевыполнени сумматоров 7 и 8 подсчитываютс счетчиками 5 и б и одновременно поступают на выход устройства . По достижении нулевого состо ни счетчиками 5 и б по цепи эле- 5 мент 4 И, элемент 3 НЕ/ закрываетс ключ 2. Отработка участка линейной интерпол ции закончена.
В режиме круговой интерпол ции предлагаемый интерпол тор работает 0 следующим образом.
Первоначально величины Хц и Уц занос тс в регистры 20. и 21 соответственно , а в регистры 15 и 16 занос тс с выхода блока 17 единицы пр - е мого и дополнительного кодов.
В счетчики 5 и 6 занос тс величи .ны приращений ЛУ и ду При отсутствии единицы в старшем разр де регистров 20 и 21 24 открываетс по цепи элемент 22 ИЛИ,элемент 23 НЕ, и импульсы енератооа 25 начинают сдвигать влево коды в регистрах 15, 16, 20, 21. Сдвиги заканчиваютс тогда , когда в старшем разр де одного из счетчиков 20 или 21 по витс единица. При этом одновременно происходит умножение единицы пр мого и дополнительного кодов в регистрах 16 и 15 на , где m - число выполненных сдвигов . При этом Хц и Уц .переписываютс 30 в сумматоры 13 и 14, а импульсы с выхода ключа 2 начинают поступать на управл ющие входы блоков 11 и 12, переписыва содержимое сумматоров 13 и 14 в сумматоры 7 и 8. Импульсы 35 переполнени , сумматоров 7 и 8 поступают на выход интерпол тора, подсчитываютс счетчиками 5 и 6 и поступают на управл ющие входы блока 9 и 10, обеспечива тем самым корректировку кодов в накапливающих сумматорах на величине 2. Так продолжаетс до тех пор , пока счетчики 5 и 6 не придут в нулевое состо ние, и по цепи елемент 4 И, элемент 3 НЕ не закроют д. ключ 2.
Отработка участка круговой интерпол ции закончена.
Преимуществами предлагаемого интерпол тора по сравнению с известными вл ютс повышение быстродействи и упрощение схемы интерпол тора.
Claims (3)
1.Авторское свидетельство СССР № 555381, кл. G 05 В 19/18, 1975.
2.Дригваль Г,П. Цифровые диффёренциальные анализаторы, М., Советское радио , 1970, с. 183-1.614,
3.Там же с. 194 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782604998A SU746431A1 (ru) | 1978-04-05 | 1978-04-05 | Линейно-круговой интерпол тор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782604998A SU746431A1 (ru) | 1978-04-05 | 1978-04-05 | Линейно-круговой интерпол тор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU746431A1 true SU746431A1 (ru) | 1980-07-07 |
Family
ID=20759929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782604998A SU746431A1 (ru) | 1978-04-05 | 1978-04-05 | Линейно-круговой интерпол тор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU746431A1 (ru) |
-
1978
- 1978-04-05 SU SU782604998A patent/SU746431A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4038643A (en) | Microprogramming control system | |
US4135249A (en) | Signed double precision multiplication logic | |
SU746431A1 (ru) | Линейно-круговой интерпол тор | |
DK143425B (da) | Prisberegnende elektronisk vaegt | |
JPS5935533B2 (ja) | 非同期型数値制御計数器 | |
RU2057364C1 (ru) | Программируемый цифровой фильтр | |
SU1383346A1 (ru) | Логарифмический преобразователь | |
SU1171774A1 (ru) | Функциональный преобразователь | |
SU1679477A1 (ru) | Генератор функций | |
SU842806A2 (ru) | Устройство дл вычислени квадратногоКОРН | |
SU922734A1 (ru) | Устройство дл вычислени функций синуса и косинуса | |
SU1247773A1 (ru) | Устройство дл измерени частоты | |
JPS5840421Y2 (ja) | デイジタル微分解析機 | |
SU941907A1 (ru) | Цифровой измеритель отношени низких частот | |
SU930689A1 (ru) | Функциональный счетчик | |
SU542338A1 (ru) | Умножитель частоты следовани периодических импульсов | |
SU947855A1 (ru) | Устройство дл вычислени функции @ | |
SU1663607A1 (ru) | Цифровой генератор функций | |
SU1094031A1 (ru) | Квадратор | |
SU622087A1 (ru) | Цифровой вычислитель функций синуса и косинуса | |
SU894720A1 (ru) | Устройство дл вычислени функций | |
SU404085A1 (ru) | УСТРОЙСТВО дл УМНОЖЕНИЯ ЧАСТОТЫ СИГНАЛОВ | |
SU435523A1 (ru) | Устройство вычитания | |
SU471587A1 (ru) | Специализированное цифровое вычислительное устройство | |
SU1019447A1 (ru) | Двоично-дес тичный кодочастотный перемножитель |