SU1679477A1

SU1679477A1 - Генератор функций

Info

Publication number: SU1679477A1
Application number: SU894656149A
Authority: SU
Inventors: Александр Николаевич Шкамарда; Роман Львович Танкелевич; Валерий Давыдович Авербух; Александр Михайлович Медовников; Елена Борисовна Соловей
Original assignee: Заочный Институт Советской Торговли
Priority date: 1989-12-15
Filing date: 1989-12-15
Publication date: 1991-09-23

Abstract

Изобретение относитс к устройствам дл обработки данных и наиболее эффективно может быть использовано дл построени функций двух переменных. Цель изобретени - расширение класса решаемых задач за счет обеспечени генерации функций двух переменных. Генератор содержит блок 1 управлени , блок 2 пам ти узлов интерпол ции, первый интерпол тор 3, второй интерпол тор 4. Поставленна цель достигаетс за счет введени второго интерпол тора. 1 з.п. ф-лы, 2 ил.

Description

сл С

о VJ

ю

Јь

vj VJ

Фие.1

Изобретение относитс к устройствам дл обработки данных и наиболее эффективно может быть использовано дл построени функций двух переменных.

Цель изобретени - расширение класса решаемых задач за счет обеспечени генерации функций двух переменных.

На фиг. I показана функциональна схема генератора функций; на фиг.2 - схема интерпол тора.

Генератор функций содержит блок 1 управлени , блок 2 пам ти узлов интерпол ции , первый 3 и второй 4 интерпол торы.

Блок 1 управлени содержит генератор 5 импульсов, счетчики 6-8, кольцевой счетчик 9 и сумматор 10.

Интерпол тор 3 {4) содержит (фиг.2) регистры 11-13, коммутаторы 14-16, вычитатель 17, узел 18 делени , узел 19 синхронизации, счетчик 20 и регистр 21.

Генератор функций работает следующим образом.

Значени функций в узлах интерпол ции хран тс в блоке 2, генератор 5 вырабатывает синхронизирующий сигнал fi с периодом, равным времени шага интерпол ции во втором направлении, Выборка адреса узла интерпол ции во втором направлении осуществл етс счетчиком 6, подключенным к входу блока 2, с коэффициентом делени , равным произведению числа шагов интерпол ции во втором направлении и числа узлов интерпол ции во втором направлении.

Выход переноса счетчика 6 подключен к входу счетчика 7 с коэффициентом пересчета , равным числу шагов интерпол ции в первом направлении. Его выходной код подаетс на вход установки числа шагов интерпол ции интерпол тора 3. Установка числа шагов интерпол ции первого интерпол тора производитс в первом шаге его работы. Выход переноса счетчика 1 подключен к входу счетчика 8 узлов интерпол ции в первом направлении. Так как дл некоторого пор дкового номера I узла интерпол ции во втором направлении необходимо считать из блока 2 в первый интерпол тор 3 значение операндов с пор дковыми номерами в первом направлении и(|+1), выработка адреса в первом направлении производитс по выходному коду сумматора 10, на первый вход которого подан выход счетчика 8, а на второй - выход кольцевого счетчика 9 с коэффициентом пересчета, равным числу шагов интерпол ции в первом направлении, логическое состо ние его выхода при считывании первого операнда О, второго - Г. Считывание первого и второго операндов могут осуществл тьс в моменты времени, соответствующие любым шагам интерпол ции по второму направлению, кроме первого .

Операции счета и суммировани , выполн емые счетчиком 8 и сумматором 10,

могут быть совмещены в реверсивном счетчике .

По считанным из блока 2 на вход первого и второго операндов первого интерпол тора операндам, числу шагов интерпол ции со

0 счетчика 7 и тактовому сигналу fi интерпол тора 3 по первому направлению с опережением в один цикл интерпол ции интерпол тор 4 подает подготовленный операнд на вход второго операнда второго интерпол тора.

5 Во втором интерпол торе 4 операнд с выхода регистра 11 подаетс на вход первого операнда. Так как число шагов в цикле интерпол ции по второму направлению всегда равно максимально возможному, вход

0 установки числа шагов интерпол ции здесь не используетс .

Генератор функций построен по конвейерному принципу, обеспечивающему параллельный расчет значений функций по обоим

5 направлени м.

Каждый интерпол тор (фиг.2) в первом шаге вычисл ет разность операндов во входных регистрах, дл чего первый операнд с регистра 21 через коммутатор 14 подаетс с

0 выхода регистра 11 через коммутатор 15 на второй вход вычитател 17, Разность операндов в первом шаге записываетс в регистр 12. Значение выходного кода на первом шаге должно соответствовать первому операнду,

5 дл чего выход регистра 21 через коммутатор 16 подключен к входу регистра 13.

В последующие шаги через через коммутатор 14 операнд, хран щийс в регистре 13, подаетс на первый вход вычитател 17,

0 а операнд, хран щийс в регистре 13, через узел 18 делени с коэффициентом делени , равным числу шагов интерпол ции, и коммутатор 15 подаетс на второй вход вычитатеп 17. При этом осуществл етс рекурсивна

5 операци вычислени интерполированных значений функции путем вычитани приращени , равного разности входных операндов, деленной на число шагов интерпол ции, из значени функции на предыдущем шаге.

0 Выработка сигналов переключени коммутаторов и стробировани регистров осуществл етс узлом 19 синхронизации, представл ющим собой комбинационную логическую схему, управл емую счетчиком

5 20 шагов интерпол ции. По входу установки числа шагов интерпол ции в счетчик в первом шаге интерпол ции заноситс число шагов до заполнени счетчика, равное числу шагов интерпол ции минус 1. После заполнени счетчика он прекращает счет. Последующий запуск производитс установкой числа шагов интерпол ции.

Дл устранени ошибок округлени при вычислени х разр дность выходного регистра 13 превышает разр дность входных реги- строе на количестве разр дов в числе шагов интерпол ции.

Claims

Формула изобретени 1. Генератор функций, содержащий блок управлени выборкой операндов, блок пам ти узлов интерпол ций, первый интерпол тор , причем выход блока пам ти узлов интерпол ции подключен к первому информационному входу первого интерпол тора, отличающийс тем, что, с целью расширени класса решаемых задач за счет обеспечени генерации функций двух переменных , в него введен второй интерпол тор, причем первый и второй кодовые выходы блока управлени подключены соответст- вен но к входам адреса в первом и втором направлении интерпол ции, третий кодовый выход блока управлени подключен к входу установки числа шагов интерпол ции первого интерпол тора, второй информаци- онный вход которого подключен к выходу блока пам ти узлов интерпол ции, информационный выход первого интерпол тора подключен к первому информационному входу второго интерпол тора, первый выход кото- рого подключен к выходу генератора, второй выход второго интерпол тора подключен к его второму информационному входу, выход синхросигнала блока управлени подключен к входам синхронизации первого и второго интерпол торов, причем блок управлени содержит генератор импульсов, три счетчика, кольцевой счетчик и сумматор , причем выход генератора импульсов подключен к выходу синхросигнала блока, счетным входам первого и кольцевого счетчиков , первый кодовый выход блока подключен к выходу первого счетчика, выход

переноса которого подключен к счетному входу второго счетчика, выход переполнени которого подключен к счетному входу третьего счетчика, выход которого подключен к первому информационному входу сумматора , второй информационный вход которого подключен к выходу кольцевого счетчика, выходы сумматора и второго счетчика подключены соответственно к второму и третьему кодовым выходам блока.
2. Генератор почп. 1 .отличающийс тем, что интерпол тор содержит четыре регистра , три коммутатора, вычитатель, узел делени , узел синхронизации и счетчик, причем информационные входы первого и второго регистров подключены к одноименным входам интерпол тора, выходы которых подключены к первым информационным входам первого и второго коммутаторов, выходы которых подключены к входам вычитател , выход которого подключен к информационному входу третьего регистра, выход которого подключен к входу узла делени , выход которого подключен к второму информационному входу второго коммутатора, информационные входы третьего коммутатора подключены к выходам первого регистра и вычитател , выход третьего коммутатора подключен к информационному входу четвертого регистра, выход которого подключен к первому выходу интерпол тора и второму информационному входу первого коммутатора, выход второго регистра подключен к второму выходу интерпол тора, вход установки числа шагов интерпол ции которого подключен к входу установки счетчика, счетный вход счетчика подключен к входу синхронизации интерпол тора , выход счетчика - к входу узла синхронизации , выходы которого с первого по п тый подключены к входам синхронизации первого, второго, третьего и четвертого регистров и управл ющим входам первого, второго и третьего коммутаторов.

fa г I

Вы

Вых.I