SU404085A1 - УСТРОЙСТВО дл УМНОЖЕНИЯ ЧАСТОТЫ СИГНАЛОВ - Google Patents

Description

;1

Изобретение относитс  к цифровой вычислительной технике и может быть использовано при решении практических задач измерени , управлени  и регулировани , где необходимо предварительное повышение частоты электрических сигналов.

Известное устройство дл  умножени  частоты сигналов, содержащее вычитающие и суммирующий счетчики, пересчетное устройство , генератор импульсов, управл ющие триггеры, логические схемы «И и «ИЛИ, не обеспечивает расширени  частотного диапазона и повышени  быстродействи .

В предлагаемом устройстве выход суммирующего счетчика подключен к первым входам схем «И, вторые входы которых св заны с выходами вычитающих счетчиков, а выход - со входами суммирующего счетчика, выход пересчетного устройства подключен к первым входам схем «И, вторые входы которых соединены с выходами первого триггера , подключенных к третьим входам схем «И, а выходы - к первым входам вычитающих счетчиков, вторые входы которых соединены с выходами второго триггера, подключенными через схему «ИЛИ к счетному входу первого триггера. Это позвол ет расширить частотный диапазон и повысить быстродействие.

На чертеже представлепа схема предлагаемого устройства дл  умножени  частоты сигналов .

Устройство содержит управл ющий триггер 1, счетный вход которого  вл етс  входом устройства по умножаемой частоте; схему «Или 2, импульсные входы которой подключены к противофазным выходам 3 и 4 управл ющего триггера I, а к ее выходу подсоединен счетный вход второго управл ющего триггера 5, повтор ющего с некоторой задержкой состо ни  триггера 1; генератор 6 импульсов, подсоединенный к его выходу пересчетный блок типа понижающего триггерпого редуктора 7, выход которого соединен с одним из входов ключей 8 и 9, представл ющих из себ  схемы «И на два входа; при этом вторые входы ключей 8 и 9 подключены соответственно к выходам 10 и 11 управл ющего триггера 5, а к выходам ключей 8, 9 подсоединены соответственно счетные входы /г-разр дных вычитающих счетчиков 12 и 13.

Устройство включает в себ  также суммирующий  -разр дный счетчик 14, счетный вход которого подключен к выходу генератора 6 имнульсов, а раздельные единичные входы триггеров подсоединены к выходам цепей 15 н 16 формировани  параллельного переноса , которые представл ют собой совокупность схем «И на трн входа, нмнульсные входы которых подсоединены к выходу суммирующего счетчика 14, при этом вторые входы схем «И, составл ющих цепи 15 н 16 параллельного переноса, подключены соответственно к выходам 11 и 10 управл ющего триггера 5, а третьи входы соединены с единичными выходами триггеров соответствуюн их разр дов счетчиков 12 и 13. Шины сброса счетчиков 12 и 13 подсоединены соответственно к выходам 3 и 4 управл ющего триггера 1.

Устройство работает следующим образом.

Импульсы умножаемой частоты fx со входа устройства подаютс  на счетный вход управл ющего триггера 1, врем  переключени  которого равно текущему значению периода умножаемой частоты. Триггер I поочередно сбрасывает в «О счетчики 12 и 13 и переключает триггер 5, управл ющий ключами 8 и 9, иа входы которых поступают импульсы заполнени  с выхода нонижающего триггерного редуктора 7. Частота импульсов заполнени  определ етс  частотой имнульсов генератора 6 и емкостью понижающего триггерного редуктора 7 Igpe,:,:

г /ген

am - Оред

В зависимости от состо ни  триггера 5 один из ключей, например, ключ 8, открыт, другой- (ключ 9) закрыт. За врем  открыти  ключа 8 на вход п-разр дного вычитающего счетчика 12 проходит NX импульсов заполнени  и регистрируетс  в нем в виде кодовой величины (),  вл ющейс  дополнительным кодом числа Л . С приходом очередного импульса умножаемой частоты триггер 1 переключаетс , сбрасывает в «О счетчик 13 и переключает триггер 5, разреща  с некоторой задержкой относительно импульса сброса прохождение импульсов заполнени  на вход счетчика 13 и запреща  их прохождение на вход счетчика 12, в котором хранитс  дополнительный код числа NX предыдущего периода умножаемой частоты.

Хранима  в счетчике 12 кодова  величина () параллельно вводитс  в п-разр дный суммирующий счетчик 14, иа счетный вход которого поступают импульсы генератора 6. Перенос кода осуществл етс  каждым импульсом переполнени  счетчика- 14 через цепи 15 формировани  параллельного переноса , подготовленные разрещающим сигналом с выхода 11 управл ющего триггера 5. Цепи

16 формировани  параллельного переноса в это врем  закрыты запрещающим сигналом с выхода 10 управл ющего триггера 5. В течение следующего периода умножаемой частоты кодовое число переноситс  из счетчика 13 через цени 16 формировани  параллельного переноса, в то врем  как в счетчике 12 запи-. сываетс  новое значение кода.

Коэффициент пересчета счетчика 14 с вводом в пего кодовой величины () равен:

11

V

2 - (2 - //,.)

N..

15 При этом частота имнульсов переполнени  с выхода счетчика 14 будет равна:

/вых - /ген - ,. /гон - ,, ., /гон - .

xi

где К - коэффициент умиожени  устройства, задаваемой емкостью нопижающего триггерпого редуктора 7.

Таким образом, на выходе устройства формируетс  непрерывиа  частотно-импульсна 

последовательность с частотой в К, раз- больщей входной умножаемой частоты.

Предмет изобретени 

Устройство дл  умножени  частоты сигналов , содержащее генератор импульсов, подключенный ко входу суммирующего счетчика и пересчетного блока, вычитающие счетчики, триггеры и логические схемы, отличающеес 

тем, что, с целью расщирени  частотного дианазона и повыщени  быстродействи , в нем выход суммирующего счетчика подключен к первым входам схем «И, вторые входы которых св заны с выходами вычитающих счетчиков , а выход - со входами суммирующего счетчика, выход пересчетного устройства подключен к первым входам схем «И, вторые входы которых соединены с выходами первого триггера, подключенных к третьим входам

схем «И, а выходы - к первым входам, вычитающих счетчиков, вторые входы которых соединены с выходами второго триггера, подключенными через схему «ИЛИ к счетпому входу первого триггера.