SU1249510A1 - Устройство дл вычислени модул и аргумента вектора - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и позвол ет сократить врем  вычислени  модул  и аргумента вектора. Устройство содержит первый и второй мультиплексоры 1 и 4, регистры 2 и 5 нер- вого и второго аргументов соответственно, первый и второй сумматоры 3 и 7, группу элементов НЕ 6, генератор 8 тактовы.ч импульсов , триггер 9 задани  режима, счетчик 10 управлени  интегрированием, триггер 11 блокировки, элемент И 12, первый 13 и второй 17 элементы ИЛИ, счетчик 14 формировани  аргумента вектора, дешифратор 15 нул , формирователь 16 импульсов. Значени  абсциссы и ординаты ввод тс  в устройство с входов 22 и 23 абсциссы и ординаты соответственно, а значени  модул  и аргумента формируютс  па выходах 18 и 19 устройства. О завершении вычислений можно судить но по влению сигнала на выходе 20 устройства. I ил. 18 К & (П N3 ;о О1

Description

Изобретение относитс  к вычислительной технике и может быть использовано в специализированных устройствах дл  преобразовани  декартовых пр моугольных координат точки в пол рные координаты.

Целью изобретени   вл етс  иовып1ение быстродействи  за счет реализации алгоритма цифрового интегрировани  на комбинационных логических элементах, заменой операции делени  эквивалентной операцией сдвига и выполнением всех операций над параллельными кодами.

На чертеже представлена функциональна  схема устройства.

Устройство содержит первый мультиплексор 1, регистр 2 первого аргумента,

ров подаютс  параллельные т-разр дные обратные двоичные коды преобразуемых декартовых пр моугольных координат X и Y. Преобразование начинаетс  после прихода импульса запуска на вход установки триггера 9 задани  режима. Передний фронт импульса запуска (перепад из «О в «1) устанавливает триггер 9 задани - режима в состо ние «1. Сигнал «1 с выхода триггера 9 поступает на вход сброса счетчика 10 управлени  интегрированием. По переднему фронту очередного тактового импульса , поступающего с выхода генератора 8 тактовых импульсов на счетный вход счетчика 10, на первом выходе счетчика устанавливаетс  логическа  «1. Перепад из

ратор 8 тактовых импульсов, триггер 9 задани  режима, счетчик 10 управлени  инпервый сумматор 3, второй мультиплексор 5 в «1, поступающий с первого выхода счет- 4, регистр 5 второго аргумента, группачика 10 на вход триггера 11 блокировки,

элементов НЕ 6, второй сумматор 7, гене- сбрасывает его в состо ние «О, что приводит

к блокировке триггера 9 задани  режима (сигнал «О, поступающий с выхода второго

тегрированием, триггер 11 блокировки, эле- триггера 11 на вход блокировки тригге- мент И 12, первый элемент ИЛИ 13, счет- ра 9, запрещает срабатывание первого триг- чик 14 формировани  аргумента вектора, дешифратор 15 нул , формирователь 16 импульсов , второй элемент ИЛИ 17, выход 18 модул  вектора устройства, выход 19 аргугера от входных импульсов), а также к переключению устройства в режим начальной установки (сигнал «О поступает с выхода триггера 11 блокировки на управл юмента вектора устройства, выход 20 призна- 25 Щие входы мультиплексоров и 4, в результате чего на входы регистров 2 и 5 с выходов соответствующих мультиплексоров подаютс  коды преобразуемых координат). Второй (от начала преобразовани ) тактовый импульс, поступающий с выхода ге- 30 нератора 8 тактовых импульсов на тактовый вход счетчика 10 управлени  интегрировани , устанавливает «1 на его втором выходе , к которому подключены вход первого элемента ИЛИ 13 и вход разрешени  записи счетчика 14 импульсов. Поскольку на

ка завершени  вычислении устройства, входы 21 записи начального кода устройства, вход 22 абсциссы устройства и вход 23 ординаты устройства.

Устройство функционирует следующим образом.

В исходном состо нии генератор 8 тактовых импульсов вырабатывает пр моугольные импульсы, поступающие на счетный вход счетчика 10 управлени  интегрированием и первый вход элемента И 12. Тригтате чего на входы регистров 2 и 5 с выходов соответствующих мультиплексоров подаютс  коды преобразуемых координат). Второй (от начала преобразовани ) тактовый импульс, поступающий с выхода ге- 30 нератора 8 тактовых импульсов на тактовый вход счетчика 10 управлени  интегрировани , устанавливает «1 на его втором выходе , к которому подключены вход первого элемента ИЛИ 13 и вход разрешени  записи счетчика 14 импульсов. Поскольку на

гер 9 задани  режима находитс  в состо - 35 другой вход первого элемента ИЛИ 13 поНИИ «О. Выходной сигнал триггера 9, поступа  на вход сброса счетчика 10 управлени  интегрировани , устанавливает «О на всех его выходах, при этом тактовые импульсы на состо ние счетчика не вли ют. ,„ т-1 , 40

Триггер 11 блокировки находитс  в состо нии «1. Выходной триггера 11, поступа  на управл ющие входы мультиплексоров , подключает входы первого 2 и второго 5 регистров соответственно к выходам персту пает «О с выхода элемента И 12, импульс, формируемый на втором выходе счетчика 10 управлени  интегрировани , через первый элемент ИЛИ 13 поступает на синхронизирующие входы регистров 2 и 5; по переднему фронту этого импульса в регистр 2 первого аргумента записываетс  код абсциссы, а в регистр 5 второго аргумента записываетс  код ординаты. Импульс, поступающий с второго выхода счетчика 10 упМ л.

(1)

вого 3 и второго 7 сумматоров. Устройство 45 Р влени  интегрированием на вход разреше- находитс  в режиме интегрировани , но ин- нни  записи счетчика 14 формировани  аргу- тегрировани  не происходит, поскольку ло-мента вектора, производит запись в счетгический сигнал «О, поступающий с чет- чик числа вертого выхода счетчика 10 управлени  интегрированием на вход элемента И 12, запрещает прохождение импульсов с выхода генератора 8 тактовых импульсов на сипхро- низирующие входы регистров 2 и 5. Выходной код счетчика 14 формировани  аргумента вектора ие измен етс , так как на вход счетчика, подключенный к выходу элемента И 12, импульсы не поступают.

К моменту начала преобразовани  на входы первого 1 и второго 4 мультиплексо50 где К - коэффициент нормировани .

По переднему фронту третьего тактового импульса, поступающего на тактовый вход счетчика 10 управлени  интегрировани , устанавливаетс  «1 на третьем выходе. Перепад из «О в «1, возникающий на

55 входе триггера 11 блокировки, устанавливает «1 на его выходе, в результате чего снимаетс  блокировка с триггера 9 задани 

ров подаютс  параллельные т-разр дные обратные двоичные коды преобразуемых декартовых пр моугольных координат X и Y. Преобразование начинаетс  после прихода импульса запуска на вход установки триггера 9 задани  режима. Передний фронт импульса запуска (перепад из «О в «1) устанавливает триггер 9 задани - режима в состо ние «1. Сигнал «1 с выхода триггера 9 поступает на вход сброса счетчика 10 управлени  интегрированием. По переднему фронту очередного тактового импульса , поступающего с выхода генератора 8 тактовых импульсов на счетный вход счетчика 10, на первом выходе счетчика устанавливаетс  логическа  «1. Перепад из

триггера 11 на вход блокировки тригге- ра 9, запрещает срабатывание первого триг-

гера от входных импульсов), а также к переключению устройства в режим начальной установки (сигнал «О поступает с выхода триггера 11 блокировки на управл юЩие входы мультиплексоров и 4, в результате чего на входы регистров 2 и 5 с выходов соответствующих мультиплексоров подаютс  коды преобразуемых координат). Второй (от начала преобразовани ) тактовый импульс, поступающий с выхода ге- нератора 8 тактовых импульсов на тактовый вход счетчика 10 управлени  интегрировани , устанавливает «1 на его втором выходе , к которому подключены вход первого элемента ИЛИ 13 и вход разрешени  записи счетчика 14 импульсов. Поскольку на

другой вход первого элемента ИЛИ 13 по другой вход первого элемента ИЛИ 13 посту пает «О с выхода элемента И 12, импульс, формируемый на втором выходе счетчика 10 управлени  интегрировани , через первый элемент ИЛИ 13 поступает на синхронизирующие входы регистров 2 и 5; по переднему фронту этого импульса в регистр 2 первого аргумента записываетс  код абсциссы, а в регистр 5 второго аргумента записываетс  код ординаты. Импульс, поступающий с второго выхода счетчика 10 упМ л.

(1)

к числа

чик числа

где К - коэффициент нормировани .

По переднему фронту третьего тактового импульса, поступающего на тактовый вход счетчика 10 управлени  интегрировани , устанавливаетс  «1 на третьем выходе. Перепад из «О в «1, возникающий на

входе триггера 11 блокировки, устанавливает «1 на его выходе, в результате чего снимаетс  блокировка с триггера 9 задани 

режима и устройство переключаетс  в режим интегрировани .

Четвертый импульс, поступающий на счетный вход счетчика 10 управлени  интегрировани , устанавливает «1 на его четвертом выходе, при этом поступает «1 на вход счет- чика управлени  интегрировани , запреща  изменение состо ни  счетчика-делител  по счетному входу, и на вход элемента И 12, разреща  прохождение импульсов с выхода генератора 8 тактовых импульсов на счет- ный вход счетчика 14 формировани  аргумента вектора и через первый элемент ИЛИ 13, на синхронизирующие входы регистров 2 и 5.

Дальнейша  работа преобразовател  координат описываетс  следующими уравне- ни ми:

}

1-1

x(iT)X(0) -iFly(iT)

Y(iT)y(0) x(jT)  ь

x(0) X;

(2) (3) (4) (5)

y(0)Y

гдеi -номер тактового импульса,

приход щего на тактовые входы регистров 2 и 5 после переключени  цифровых интеграторов в режиме интегрировани , т.е. после установки «1 на третьем выходе чет- чика-делител  10, i 1,2,...;

Т- период тактовых импульсовx (it) и у (it) - числа, записываемые соот- вественно в регистры 2 и 5 в момент времени t;iT;

X и У- преобразуемые координаты.

С целью повышени  быстродействи  преобразовател  координат, а также с целью упрощени  его структуры, операци  делени  числа, записанного в регистре, на .2 (2) и(3) реализуетс  путем сдвига т-разр д- ного двоичного кода делимого на К разр дов вправо с последующим отбрасыванием К младших разр дов (т+К)-разр дного ко да частного, причем К старшим разр дам кода частного присваиваетс  значение (К+ 1)-го разр да.

В результаты замены в уравнени х (2) и (3) интегральных сумм соответствующими интегралами, подстановки выражений (4) и (5) и перехода к непрерывному аргументу , уравнени  (2) и (3) привод тс  к

видуг

x(t)X yCti)at,,(6)

(t)Y+ 2 y(t2)at2.

Подставл   (6) в (7) и дважды дифференциру  полученное выражение, приходим к дифференциальному уравнению второго

-b

1

aiL

CLt

0,

решение которого имеет вид

5

0

5

5

0

Q

y(t) Rsin(2rj; + )-(9)

Подставл   (9) в (6), получаем

x(t) Rcos ()(10)

x(0) X Rcosa,(11)

Из (5) и (9) следует, что

У(0) У Rsina.(12)

Таким образом, после переключени  цифровых интеграторов из режима начальной установки в режим интегрировани  в преобразователе координат реализуютс  уравнени  (9) и (10), где x(t) и y(t) - числа, записанные в регистрах 2 и 5 в момент времени t; R - пол рный радиус; а - пол рный угол.

Тактовые импульсы поступают на синхронизирующие входы регистров 2 и 5 до тех пор, пока число, хран щеес  в регистре второго аргумента 5, не изменит знак с минуса на плюс. При этом возникает перепад из «1 в «О на выходе старшего разр да регистра 5 второго аругмента, в результате чего формирователь 16 импульсов вырабатывает короткий положительный импульс , поступающий на вход второго элемента ИЛИ 17 и далее - с выхода второго элемента ИЛИ 17 на триггер 9 задани  режима , который сбрасываетс  в исходное состо ние. Сигналы «О с выхода триггера 9 поступает на вход сброса счетчика 10 управлени  интегрированием и на выход, откуда на внешние устройства выдаетс  сигнал о конце преобразовани . На всех выходах счетчика 10 управлени  интегрированием устанавливаетс  «О на второй вход элемента И 12, запреща  дальнейшее прохождение импульсов с выхода генератора 8 тактовых импульсов на синхронизирующие входы регистров 2 и 5 и счетчика 14 импульсов.

Наименьшее положительное значение аргумента to, при котором функци  y(t), определ ема  выражением (9), измен ет знак с минуса на плюс, удовлетвор ет условию

V 24

+а 2л,

:i3)

откуда следует, что количество М импульсов , поступающих за врем  преобразовани  на тактовый вход счетчика 14 импульсов , равно

55

М,

50

,- 2 (2.4- а)

(14)

В результате преобразовани  координат число Ма вычитаетс  из числа М, определ емого выражением (1), и в счетчике 14 импульсов остаетс  разность (М-Ма), котора , как следует из (1) и (14), св зана с пол рным углом а соотношением

(8)

М - Ма 2 а .

(15)

Из (10) и (13) следует, что в момент изменени  знака числа в регистре 5 второго аргумента с минуса на плюс в регистре 2 первого аргумента будет записано число

x{t(,)R.(16)

Таким образом, по окончании преобразовани  на выход устройства с выхода регистра 2 первого аргумента поступает параллельный т-разр дный обратный двоичный код пол рного радиуса R, а на другой выход устройства с выхода счетчика 14 формировани  аргумента вектора поступает код числа, равного произведению пол рного угла а на посто нный коэффициент.

Дешифратор 15 нул  предназначен дл  установки преобразовател  в исходное состо ние при обнулении счетчика 14 формировани  аргумента вектора. Когда на выходе счетчика 14 формировани  аргумента вектора устанавливаетс  код пул , на выходе дешифратора 15 нул  вырабатываетс  положительный импульс, который через второй элемент ИЛИ 17 поступает на вход триггера 9 задани  режима и сбрасывает триггер в состо ние «О.

Claims (1)

1. Формула изобретени 

   Устройство дл  вычислени  модул  и аргумента вектора, содержащее генератор тактовых импульсов, счетчик формировани  аргумента вектора, дешифратор нул , триггер задани  режима, два элемента ИЛИ и элемент И, причем выход генератора тактовых импульсов соединен с первым входом элемента И, выход которого соединен со счетным входом счетчика формировани  аргумента вектора, вход установки триггера задани  режима  вл етс  входом загтуска устройства , отличающеес  тем, что, с целью по- вь шени  быстродействи , в пего введены два мультиплексора, регистры первого и второго аргументов, два сумматора, счетчик , группа элементов НЕ, три;тер блокировки и формирователь импульсов, причс.м первые информационные входы первого и второго мультиплексоров  вл ютс  входами абсциссы и ординаты устройства соответственно , вторые информационные входы первого и второго мультп.чексоров соединены с выходами первого и второго сум.маторов соответственно, управл ющие входы первого и второго мультиплексоров соединены с Bbj- ходом триггера блокировки, выходы первого и второго мультиплексоров соединены с информационными входами регистров первого и второго аргументов соответственно.

   0

   5

   0

   5

   0

   5

   ВЫХОДЫ регистров первого и второго аргументов соединены с входами первых слагаемых первого и второго сумматоров соответственно , выходы (п- К) старпгих разр дов регистров первого и второго аргументов (п - разр дность абсциссы и ординаты; К - нормирующий коэффициент аргумента вектора) соединены с входами (п- К) младщих разр дов входа второго слагаемого второго сумматора и входами элементов НЕ группы соответственно, выходы элементов НЕ группы соединены с входами (п- К) младших разр дов входа второго слагаемого первого сумматора, входы К стар- HJHx разр дов входов вторых слагаемых первого и второго сумматоров соединены с входами (К+1) разр дов вторых информационных входов первого и второго сумматоров соответственно, синхронизирующие входы регистров первого и второго аргументов соединены с выходом первого элемента ИЛИ, первый вход которого соединен с выходом второго разр да счетчика, выходы первого и третьего разр дов которого соединены соответственно с первыми и вторыми входами установки триггера блокировки, выход четвертого разр да счетчика соединен с входом запрещени  прохождени  тактовых импульсов этого счетчика и вторым входом первого элемента И, выход которого соеди- пен с вторым входом первого элемента ИЛИ, вход сброса счетчика соединен с выходом триггера задани  режима, синхровход которого соединен с выходом триггера блокировки , а вход сброса триггера задани  режима соединен с выходом второго элемента ИЛИ, первый вход которого через формирователь импульсов соединен с выходом знакового разр да регистра второго аргумента , второй вход второго элемента ИЛИ соединен с выходом дeuJифpaтopa нул , вход которого сое/чинен с выходом счетчика формировани  аргумента вектора, вход блокировки которого соединен с выходом второго разр да счетчика, счетный вход которого соединен с выходом генератора тактовых импульсов, а выходы регистра первого аргумента и счетчика формировани  аргумента вектора  вл ютс  выходами соот- ветствепно модул  и аргумента вектора устройства , выход триггера задани  режима  вл етс  выходом признака завершени  вычислений устройства, входы начального кода которого соединены с информационными входами счетчика формировани  аргумента вектппа.

   Ре.чакгор Л. Ворович Заказ 4325;49

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий

   1 13035. Москва, Ж 35, Раушска  наб., д. 4/5

   Филиал ППП «Патент, г. Ужгород, ул. Проектна , 4