SU1272329A1 - Вычислительное устройство - Google Patents
Вычислительное устройство Download PDFInfo
- Publication number
- SU1272329A1 SU1272329A1 SU853879699A SU3879699A SU1272329A1 SU 1272329 A1 SU1272329 A1 SU 1272329A1 SU 853879699 A SU853879699 A SU 853879699A SU 3879699 A SU3879699 A SU 3879699A SU 1272329 A1 SU1272329 A1 SU 1272329A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- output
- group
- register
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в специализированных вычислительных машинах и функциональных преобразовател х. Целью изобретени вл етс повышение быстродействи устройства путем обеспечени двухканальной обработки информации. С этой целью устройство содержит дополнительные сумматоры и умножители, образующие совместно с четвертой и п той группами элементов И и вторым мультиплексором второй канал обработки . Вычисление значени результирующего полинома выполн етс по двум каналам обработки со сдвигом на такт, в совмещенном режиме,2 ил.
Description
1чЭ
ю
оо ю
со Изобретение относитс к вычислительной технике и предназначено дл использовани в системах цифровой обработки информации. Цель изобретени - повышение быстродействи за счет обеспечени возможности двухканальной обработки данных, На фиг. 1 представлена структур на схема вычислительного устройства; на фиГ. 2 - таблица содержани сумматоров. Устройство содержит первый 1 три гер, второй 2 триггер,, дервый элемент ИЛИ 3, второй элемент ШШ 4, группу элементов ИЛИ 5, первую груп пу элементов И 6, вторую группу эле ментов И 7, третью группу элементов И 8, элемент НЕ 9, первый, второй трет№1-и четвертый элементы И 10 13 , первый, второй и третий счетчики 14 - 16, элемент 17 задержки, схему 18 сравнени , регистр 19 числа коэффициентов, первый и второй дешифраторы 20 и 21, первый и второ регистры коэффициента 22 и 23, л/ умножителей 24, л/ сумматоров 25, регистров 26 результата, мультиплек рор 27, V дополнительных умножителей 28, У дополнительных сумматоро 29, элементы 30 запрета, четвертую и п тую группы 31 и 32 элементов И и второй мультиплексор 33. Устройство имеет вход 34 сопрово дени данных, вход 35 сброса, вход 36 признака конца массива,вход 37 пуска, информационные входы 38 первой группы, выход 39 сбо , выход 40 сопровождени данных, информационные выходы 41 первой группы, информационные входы 42 второй группы, информационные вьпсоды 43 второй группы. Устройство работает следующим образом . Перед началом работы подачей сигналов на вход сброса 35 устройства производитс установка устройства в исходное состо ние. При этом с входа 35 устройства устанавливает в нулевое состо ние регистры 19, 22, 23, счетчики 14, 16, а пройд через элемент ИЛИ 3 установит в нулевое состо ние триггеры 1 и 2 и i -ые регистры 26 результата (т 1, 3, 5,...). Кроме того, пройд через 55
элементы ИЛИ 5 группы, сигнал сброса установит в нулевое состо ние ые регистры 26 результатов ( г 2, 4, 50
Claims (2)
- единичньш сигнал, который поступит на вход разрешени записи регистра 23. В следующем такте на входы 38 6,... Л/ ) . Пройд через второй элемент ИЛИ 4, сигнал сброса установит в нулевое состо ние второй счетчик 15. Затем производитс ввОд начальных данных.При этом на вход 34 устройства поступает импульс, который проходит через открытый элемент И 13 (триггер 1 установлен в нулевое состо ние ) на счетный вход счетчика 16 и по -заднему фронту устанавливает этот счетчик в состо ние, равное единице . В результате на первом выходе дешифратора 20 по витс единичньм сигнал, который поступит на вход разрешени записи регистра 19. В следующем такте на информационные входы 38 устройства подаетс параллельным кодом значение половины числа коэффициентов а,- + ц.. , (j i , +1,... 1+К-1), равное К /2, где К/2 наименьшее целое, большее или равное К /2, и одновременно на вход 34 подаетс импульс, который проходит через открытый элемент И 13 на вход синхронизации регистра 19 и осуществл ет запись в этот регистр значени числа коэффициентов К/2, поступающего с входов 38 устройства на информационные входы этого регистра , а по заднему фронту этого импульса счетчик 16 установитс в состо ние , равное двум. В результате, на втором выходе дешифратора 20 по витс единичный сигнал, который поступит ;на вход разрешени записи регистра 22. В следующем такте на входы 38 устройства поступ т положительные значени коэффициентов di+K-i (коэффициенты а представл ютс в тернарной,системе кодировани , т.е. принимают значени +1, Oj -1, поэтому и различают положительные значени коэффициентов, когда а,-.- +1, и отрицательные значени , когда -1).Сопровождающий эти данные импульс, подающийс на вход 34 устройства, поступит на вход синхронизации регистра 22 и осуществит запись в этот регистр положительных значений коэффициентов .-, а по заднему фронту этого импульса счетчик 16 установитс в состо ние, равное трем. В результате, на третьем выходе дешифратора 20 по витс устройства поступает отрицательное значение коэффициентов .; , а сопровождающий эти значени импульс подающийс на вход 34, поступит на вход синхронизации регистра 23, и осуществит запись в этот регистр отрицательных значений коэффициенто J а по. заднему фронту этого импульса счетчик 16 установитс в состо ние, равное четырем. Если же на этапе ввода на входы 38 устройст ва поступ т еще какие-либо данные, сопровождаемые импульсом сопровождени , тот этот импульс сопровождени пройдет с входа 34 на счетный вход счетчика 16 и перебросит его по заднему фронту в следующее состо ние , равное п ти. В результате на четвертом выходе дешифратора 20 по витс единичньй сигнал, который поступит на выход 39 устройства как сигнал сбо устройства при вводе и процесс ввода начальных дан ньсх осуществл етс заново. Если же начальные данные будут введены без сбо , то после их ввода начинаетс процесс решени , осуществл емьй следующим образом. На вход 37 устройства подаетс сигнал Пуск,который поступает на пр мой вход триггера 1 и перебрасывает его в единичное состо ние.В результате на инверсном выходе этого триггера по витс нулевой сигнал который закроет элемент И 13, завер ша тем самым процесс ввода начальных данных в устройство, а на пр мом выходе триггера 1 по витс единичный сигнал, который откроет эле1 л-нты И 8 третьей группы, элементы И 31 четвертой группы, элемент И 11 и поступит на входы разрешени сдви га регистров 22 и 23. Каждый AJ -разр дный регистр, коэф фициента 22 и 23 представл ет собой кольцевой регистр сдвига, причем вы ход К-го разр да каждого регистра 22 и 23 соединен с входом (Р+2)-го разр да соответственно своего регис ра 22 и 23 ( 6 1 , 2,. . . , л1 -2) , выход (-1)-го разр да каждого регист ра 22 и 23 соединен с входом первог разр да соответственно своего регис ра 22 и 23, выход А| -го разр да каждого регистра 22 и 23 значений коэффициентов соединен с входом вто рого разр да соответственно своего регистра 22 и 23.После этого на ин3294 формационные входы 38 и 42 устройства начинают поступать параллельно два массива данных ( l cajNij где J 1,2,...,С7 , сопровождаемых импульсами сопровождени , поступающими на вход 34 устройства. В первом такте на входы 38 поступит параллельным кодом значение первой величины (i, массива (jj-Oiii на входы 42 - значение первой величины v i массива х (2i)A I Значение х, пройдет парраллельным кодом через открытые элементы ,И 8 группы на входы множимого всех блоков 24, на входы множител которых поступает значение коэффициентов д. 1(, из регистров 22 и 23. Таким образом, в первом такте при поступлении значени первой вел1гчины х массива Ix gj-nil вход)1 умножителей 24 произойдет умножение этого значени на коэффициенты п. и произведени if, а. поступ т на входы Е-ых сумматоров 25, а так как на вторую группу входов этих сумматоров 25 с выходов регистров 26 результатов группы поступают нулевые значени . Так как регистры 26 предварительно были сброшены в нулевое состо ние , то произведени Х„Од пройдут через сумматоры 25 без изменени (за исклзочением случа , когда с(р 1 и в сумматоре к обратному коду произведени ,,0{ добавитс в младший разр д единица, перевод ща это произведение в дополнительный код). Одновременно аналогичным образом посредством f -го дополнительного умножител 28 и I -го дополнительного сумматора 29 образуетс произведение Х Of., (8 2,3.. . , л/ ), причем, если К А/ , то л/-ые разр ды регистров 22 и 23 вл ютс нулевыми |и на выходе первого дополнительного умножител 28 по витс нулевой результат . Если К V, то результат на выходе блока 28 в общем случае ненулевой и вл етс первым слагаемым очередного значени функции У . Дл разделени слагаемых и относ щихс к разным значеним функции У,- , служит группа элеентов 30 запрета, представл ющих обой двухвходоБые элементы И, у коорых вторые входы, соединенные с оответствующими выходами второго ешифратора 21, вл ютс инверсными на первые входы элементов 30 за05 1 рета поступают соответствующие разр ды слагаемых из сумматора 25-. В первом такте импульс сопровождени с выхода элемента И 11 поступит на счетньй вход счетчика 14 и по переднему фронту перебросит его в состо ние , равное единице,в результате чего на первом выходе дешифратора 21 по витс единичньй сигнал, закрывающий инверсные входы первой группы элементов запрета 30, т.е. данные с выхода первого сумматора 25 первой группы не поступ т на вход первого дополнительного сумматора 29 и в первый регистр 26 запишетс значение 0|с 24 (при К л/) или нуль (приКАл) так как на вход синхронизации регистров 26 через открытый элемент И 11 поступит импульс сопровождени значе НИИ и Х . Во все остальные I ые регистры 26 (6 2,3,..., л/) посту п т суммы Oj Х, + сформирован ные на -ых дополнительных сумматорах 29. Кроме того, единичный сигнал с первого выхода дешифратора 21 обес печит подключение к выходам первого мультиплексора 27 и второго мультиплексора 33, соответственно, сумм . Одновременно этот единичный сигнал с выхода дешиф ратора 21 поступит на вход первого элемента И 6 первой группы, а по : окончании импульса сопровождени данных на выходе элемента НЕ 9 по витс единичный сигнал, который прой дет через открытый первый элемент И 6 группы, через первый элемент ИЛИ 5 группы на вход сброса второго регистра 26 группы и установит его в нулевое состо ние. Кроме того, импульс сопровождени значени м V ai пройдет с входа 34 на входы синхронизации регистров 22 и 23 и так как на вход разрешени сдвига этих регистров поступает разрешающий сигнал с выхода триггера 1, то по заднему фронту импульса сопровождени в этих регистрах 22 и 23 произойдет сдвиг на два разр да значений коэффициентов, причем значение последнего л/ -го разр да перезаписываетс во второй разр д своего регистра , а предпоследнего, (V-l)-ro разр да - в первый разр д своего регистра, т.е. если п л/ то во втором разр де каждого регистра 22 и 23 по витс нуль, если к Л/, то во втором разр де каждого регистра 29б по витс соответствующее значение К-го коэффициента fl,. Следовательно, в следующем такте на входы множител первого блока 24 будет поступать значение коэффициента ci на входы второго блока 24 - значение а на входы третьего блока 24 - а и т.д. и поступившее второе значение х массива данных 1. (j.oJ умножитс на соответствующий коэффициент dp и поступив на входы сумматора 25, новое произведение х,, «(. просуммируетс с предыдущей суммой V,ag + + поступит на входы Р-ых дополнительных сумматоров 29 непосредственно (дл S 2, 4, 6,...V) или через элементы 30 запрета (дл Р 1, 3,5, . . . , А/-1) . Импульс сопровождени данных, поступив на вход счетчика 14, установит его в состо ние, равное двум, и на втором выходе дешифратора по витс единичньш сигнал, который закроет элементы 30 запрета второй группы. Следоватедьно , данные с выхода третьего сумматора 25 не пройдут на входы третьего дополнительного сумматора 29. Получившеес значение + выхода третьего сумматора 25 поступает на вторую группу информационных входов первого мультиплексора 27 и пройдет на выход этого мультиплексора 27, так как на втором управл ющем входе мультиплексора - единичный сигнал. В остальных каскадах суммировани Р -ые группы элементов запрета ( 1,3, 4, ... л/ /2) будут открыты и сумма „, с + + мОе-г поступив иа входы дополнительного сумматора 29, просуммируетс со слагаемым запишет в t-ые регистры 26, причем с выхода четвертого дополнительного сумматора 29 сумма + + )л°2 . поступит на вторую группу информационных входов второго мультиплексора 33 и далее - на его выход, так как на втором управл ющем входе этого мультиплексора 33 - единичный сигнал.Кроме того, единичный сигнал со второго выхода деши.фратора 21 откроет второй элемент И 6 первой группы и по окончании импульса сопровождени обеспечит установку в нулевое состо ние четвертого регистра 26 результата (фиг. 2), а в регистрах 22 и 23 произойдет сдвиг значений коэффициентов еще на два разр да. Дальнейше функционирование устройства происходит аналогично описанному. Дл большей.нагл дности последовательность потактного вычислени значений выходных массивов lyLji-fli 1(27)1 представлена на фиг.
- 2.При чем в течение первых тактов никаких значений на выходы устройст ва выдаватьс не будет, так как-эле менты И 7 группы, элементы И 32 группы и элемент И 12 закрыты.И лиш в К/2-ом такте значение счетчика 15, подсчитывающего количество импульсов сопровождени , поступающих с выхода эле 1ента И 11 через открытьм элемент И 10, совпадает со значением числа коэффициентов К/2, записанным в регистр 19, в результа те на вькоде схемы 18 сравнени по витс единичный сигнал, которьй установит триггер 2 в единичное сос то ние, а задержавшись на такт на элементе задержки 17, пройдет через элемент ИЛИ 4 и сбросит счетчик 15 в нулевое состо ние. Триггер 2 закроет элемент И 10 и откроет элементы И 7 группы, элементы 32 группы и элемент И 12 и значение к -го сумматора 25 + ,.,Х2 +...+ . tf, поступающее через мультиплексор 27, пройдет через открытые элементы И 7 группы на выходы 41 устройства, значение (Й+1)-го дополнительного сумматора 29 , + );., +...+ + )i УЙЧ поступающее через мультиплексор 33 пройдет через откры тые элементы И 32 группы на выходе i-.j устройства, а через открытый элемент И 12 - на выход 40 устройства поступит импульс сопровождени вычис ленных значений У и у ji В следующем такте на выход 41 устройства поступит значение j,, а на выходы 43 устройства одновременно поступит значение у,, (фиг. 2) и т.д. После того, как на входы 38 и 42 устройства поступ т последние значени массивов переменных .,;, и x(2j)i, на вход 36 устройства поступит сигнал признака конца массива, который пройдет через элемент ИЛИ 3 и сброси в нулевое состо ние триггеры 1 и 2 регистры 26, заканчива тем самым процесс вычислений в устройстве. Таким образом, введение новых оло ков и св зей позвол ет увеличить быстродействие устройства примерно в 2 раза, за счет обеспечени возможности двухканальной обработки информации . Формула изобретени Вычислительное устройство, содержащее два триггера, два элемента ИЛИ, группу элементов ИЛИ, три группы элементов И, элемент НЕ, четыре элемента И, три счетчика, элемент задержки , схему сравнени ; регистр числа коэффициентов, два дешифратора, два регистра коэффициента, л/ умножителей (где л/ -разр дность значений коэффициентов), // сумматоров, л/ регистров результата и мультиплексор причем входы установки в О триггеров подключены к выходу первого элемента ИЛИ, к входам установки в О 1 -X регистров результата группы ( 1 1,3 ,5, . . . л/ -1) и к первым входам элементов ИЛИ группы, вторые входы которых подключены к выходам соответствующих элементов И первой группы, первые вкоды которых соединены с выходом элемента НЕ, вход которого соединен с первым входом первого элемента И, с входами синхронизации регистров результата группы , с выходом второго элемента И, со счетным входом первого счетчика и с первым входом третьего элемента И, второй вход которого соединен с первыми входами элементов И второй группы и пр мым выходом второго триггера , инверсный выход которого подключен к второму входу первого элемента И, выход которого соединен со счетным входом второго счетчика,вход сброса которого соединен с выходом второго элемента ИЛИ, первый вход которого подключен к вьгходу элемента задержки, вход которого соединен с входом установки в 1 второго триггера и выходом равенства схемы сравнени , перва группа информационных входов которой соединена с группой выходов второго счетчика, втора группа информационных входов схемы сравнени соединена с группой выхоов регистра числа коэффициентов, ход синхронизации которого соединен с выходом четвертого элемента И и со счетным входом третьего счетчика, ыходы которого соединены с соответтвующими входами первого дешифратоа , первьШ выход которого соединен с входом разрешени записи регистра числа коэффициентов, второй выход первого дешифратора подключен к входу разрешени записи первого регистра коэффициента, третий выход первого дешифратора соединен с входом разрешени записи второго регистра коэффициента, вход разрешени сдвига которого соединен с пр мым выходом первого триггера, с первыми входамиэлементов И третьей группы, с первым входом второго элемента Икс входом |разрешени сдвига первого регистра коэффициента, выход К-го разр да которого (К 1, 2,...N/ ) соединен с входом положительного значени разр да множител К -го умножител вход отрицательного значени разр да множител которого подключен к выходу- к -го разр да второго регист ра коэффициента и к входу переноса в младрзий разр д К -го сумматора, входы первого слага.емого которого подключены к соответствующим вьсюдам К-го умножител , входы множимого которого соединены с выходами соответствующих элементов И третьей группы, входы второго слагаемого К -го сумматора соединены с соответствующими выходами разр дов К -го регистра результата группы выходы сугты К -го и ( 1,3, 5, , . . ,/V -1) соесумматора динены с соответствующими информаIS+1 „ ционными входами --г- -и группы мультиплексора, выходы которого подключены к вторым входам соответствующих элементов И второй группы, выходы первого счетчика подключены к соответствующим входам второго дешифратора , -и вьгход которого (, 2,... А//2) подключен к -му адресному входу мультиплексора и к второму входу J-го элемента И первой группы, первьй вход четвертого элемента И подключен к инверсному выходу первого триггера, вход уста новки в О г -го ре.гистра результата группы (г 2, 4, 6,...) соединен с выходом г /2-го элемента ШШ группы,вход сопровождени данных устройства подклзочен к второму входу четвертого элемента И, к входам синхронизации первого и второго регистров коэффициента и к второму входу второго элемента И, вход сброса устройства подключен к входам сброса первого и третьего счетчиков, к вхо1 29 дам установки в О, регистра числа коэффициентов, первого и второго регистров коэффициента, к второму входу второго элемента ИЛИ и к первому входу первого элемента 1ШИ,вход признака конца массива устройства соединен с вторым входом первого элемента ИЛИ, вход пуска, устройства соединен с входом установки в 1 первого триггера, информационные входы- первой группы устройства подключены к входам соответствующих разр дов регистра числа коэффициентов, регистров коэффициента, к вторым входам соответствующих элементов И третьей грулпы, четвертьш выход первого дешифратора подключен к вЬкоду |сбо устройства, выход третьего элемента И соединен с выходом сопровожг д.,„„,, устройства,выходы р, вл ютс соответствующими информационными выходами первой группы устройства, отличающее с тем, что, с целью повышени быстродействи устройства за счет обеспечени двухканальной обработки информации оно содержит Л дополнительных умножителей , л/ дополнительных сумматоров 1/2 групп элементов запрета, четвер , элементов И и второй мультиплексор, причем выходы В -го разр да (, 2,...,А/-1) первого и второго регистров коэффициента подключены соответственно к входам положительного и отрицательного значений разр да множител (Е+1)-го дополнительного умножител , выходы А -го разр да первого и второго регистров коэффициента соединены соответственно с входами положительного и отрицательного значений множител первого дополнительного умножител , выходы Р-го дополнительного умножител (, 2,...) подключены к соответствующим входам первого слагаемого -го дополнительного сумматора, вход переноса в младший разр д которого соединен с входом отрицательного значени разр да множител t-ro дополнительного умножител , выходы В-го дополнительного сумматора пoдKJшчeны к соответствующим информационным входам 1-го регистра результата группы, входы второго слагаемого г-го дополнительного сумматора (г 2, 4, 6,... А/) соединены с соответствую1цими выхо1 1дами суммы г -го сумматора, входы второго слагаемого -го дополнительного сумматора 0 1, 3, 5,.. . А/-1) соединены с выходами соответствующих+ 1и .группыэлементов запретапервые входы которых соединены с соответствующими выходами суммы 1 -го сумматора, вторые входы элементов запрета i -и группы соединены с j -м выходом второго дешифратора (j 1,2,...,М /2), входы множимого 5 -го дополнительного умножител (Е 1, 2,.., N ) соединены с выходами соответствующих элементов И четвертой группь, первые входы которых подключены к пр мому выходу первого триг37232912гера, выходы суммы г-го дополнительного сумматора подключены к соответствующим информационным входам f/2-й группы второго мультиплексора,-5 адресный вход которого подключен к J -му выходу второго дешифратора выходы второго мультиплексора подключены к первым входам соответствующих элементов И п той группы, вторые10 входы которых сое; инены с пр мым выходом второго триггера, вторые входы элементов И четвертой группы вл ютс соответствующими информационными входами второй группы устt5 ройства выходы элементов И п той группы вл ютс соответствующими информационными выходами второй группы устройства.ev)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853879699A SU1272329A1 (ru) | 1985-04-02 | 1985-04-02 | Вычислительное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853879699A SU1272329A1 (ru) | 1985-04-02 | 1985-04-02 | Вычислительное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1272329A1 true SU1272329A1 (ru) | 1986-11-23 |
Family
ID=21171483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853879699A SU1272329A1 (ru) | 1985-04-02 | 1985-04-02 | Вычислительное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1272329A1 (ru) |
-
1985
- 1985-04-02 SU SU853879699A patent/SU1272329A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 444193, кл. G 06 F 15/34, 1974. Авторское свидетельство СССР № 1180883. кл. G 06 F 7/544, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1272329A1 (ru) | Вычислительное устройство | |
SU1280624A1 (ru) | Устройство дл умножени чисел с плавающей зап той | |
SU1605254A1 (ru) | Устройство дл выполнени быстрого преобразовани Уолша-Адамара | |
SU1756887A1 (ru) | Устройство дл делени чисел в модул рной системе счислени | |
SU1427361A1 (ru) | Устройство дл умножени | |
SU1645966A1 (ru) | Устройство дл вычислени преобразовани Фурье - Галуа | |
SU1211877A1 (ru) | Умножитель числа импульсов | |
SU1444759A1 (ru) | Вычислительное устройство | |
SU1024914A1 (ru) | Устройство дл вычислени элементарных функций | |
SU1661758A1 (ru) | Арифметический расширитель | |
SU1249510A1 (ru) | Устройство дл вычислени модул и аргумента вектора | |
SU1320804A1 (ru) | Вычислительное устройство | |
SU798902A1 (ru) | Интегро-дифференциальный вычис-лиТЕль | |
SU911508A1 (ru) | Устройство дл сравнени двух чисел | |
SU1458872A1 (ru) | Устройство дл умножени на коэффициенты | |
SU1411775A1 (ru) | Устройство дл вычислени функций | |
SU1495786A1 (ru) | Устройство дл умножени последовательных двоичных кодов | |
SU970358A1 (ru) | Устройство дл возведени в квадрат | |
SU1517026A1 (ru) | Устройство дл делени | |
SU928349A1 (ru) | Устройство дл возведени в квадрат число-импульсного кода | |
SU1020818A1 (ru) | Устройство дл вычислени сумм произведений | |
SU1181155A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU960804A1 (ru) | Устройство дл умножени | |
SU1269124A1 (ru) | Вычислительное устройство | |
SU1156069A1 (ru) | Устройство масштабировани цифрового дифференциального анализатора |