SU1182539A1 - Устройство дл воспроизведени функций - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ, содержащее счетчик номеров участков, соединенш 1й выходом с информационным входом регистра номера участка и с первой группой адресных входов первого блока пам ти , выход . кода узловых значений аргумента которого подключен к вычитающему входу блока вычитани , подключенному выходом разности к информационному входу регистра приращенчй аргумента, выход счетчика степени полинома подключен к первому входу блока сравнени  и первой группе адресных входов второго блока пам ти, подключенного второй группой адресных входов к выходу регистра номера участка, выход блока умножени  подключен к первому входу сумматора, выход которого подключен к информационному входу буферного регистра, элемент задержки, генератор тактовых импульсов, единичный вход триггера  вл етс  входом запуска устройства, выход регистра результата  вл етс  выходом устройства, о.т л и ч а ющ е е с   тем, что, с целью повышени  быстродействи , в него введены первый и второй регистры номера функции, регистр текущих значений аргумента, регистр степени полинома, третий блок пам ти, два дешифратора нул , два коммутатора, группа элементов И, четыре элемента И и элемент ИЛИ, информационные входы регистра тек5шщх значений аргумента и первого регистра номера функции  вл ютс  соответственно первым и вторым информационными входами устдойства , выход .регистра текущих значений аргумента подключен к суммирующему входу блока вычитани  и к первой группе адресных входов третьего блока пам ти, втора  группа адресных i входов которого подключена к выходу первого регистра номера функции, ин (Л формационному входу второго регистра номера функции и второй группе адресных входов первого блока пам ти, сое-, диненного выходом кода степени полинома с информационным входом регистра степени полинома, выход которого подключен к второму входу блока срав00 нени  и входу первого дешифратора ную л , выход второго регистра номера О1 функции подключен к третьей группе 00 адресных входов второго блока пам ти, о выход кода коэффициен1 ов которого подключен к первым группам информационных входов первого и второго коммутаторов и к первому входу блока эле- . ментов И, выход второго коммутатора подключен к первому входу блока умножени , соединенного вторым входом с выходом регистра приращений аргумента , а выходом - с информационным входом буферного регистра, подключенного выходом к второй группе информационных входов второго коммутатора, управл ющий вход которого подключен

Description

кВЫХОДУ первого дешифратора нул  и второму информационному входу блока элементов И, выход которого нодклю-: чем к второму входу сумматора, выход второго дешифратора нул  подключен к управл ющему входу первого коммутатора , втора  группа информационных входов которого подключена к выходу сумматора, а выход подключен к информaциoинo ry входу регистра результата, первый выход генератора тактовых импульсов соединен с тактовым входом триггера и первым входом первого элемента И, второй выход генератора такт кьг:- импульсов подключен к первым входам второго и четверто1о элементов И, пр мой выход триггера подключен к вторым входам первого, четвертого элементов И и входам синхронизации регистров номера функции и тра текущих значений аргумеита, пр мой и инперсньй энакс,вые выходы блока вьгчитапи  подключены к третьим вхо-. дам соответственно первого и четвертого элементов И, выход первого элемента И подключен к счетному входу счетчика номеров участков, выходы Больше и Равно блока сравнени  подключены соответственно к второму ВХОДУ второго элемента И и первому входу третьего элемента И, соединенного с четвертым входом четвертого элемента И, выход которого соединен входом синхронизации регистра приращени  аргумента, регистра номера участка, регистра степени полинома, регистра номера функции, счетчика степени полинома, первому входу элемента ИЛИ и входу сброса триггера, выход второго элемента И подключен к счетному входу счетчика степени полинома и второму входу элемента ИЛИ, выход которого через элемент задержки подключен к входу синхронизации , буферного регистра и к второму входу третьего элемента И, выход которого подключен к входу синхронизации регистра результата.

1

Изобретение относитс  к автоматике и вычислительной технике, в частности к полиномиальньц сплайн-аппроксиматорам , и может быть использовано в автоматизированных системах управлени  при воспроизведении широкого класса функциональных зависимостей независимого аргумента.

Цель изобретени  - повьш1ение быстродействи  устройства.

На чертеже изображена функциональнгш схема устройства дл  воспроизведени  функций.

Устройство дл  воспроизведени  функций содержит регистр 1 текущих значений аргумента, регистр 2 приращений аргумента, регистр-3 степени полинома, регистр 4 результата, регистр 5 номера участка,три блока 6-8 пам ти, блок 9 вычитани , счетчик 10 степени полинома, счетчик 11 номеров участков, генератор 12 тактовых импульсов, блок 13 сравнени , триггер 14, два дешифратора 15 и 16 нул , два коммутатора 17 и 18,

элемент ИЛИ 19, четыре элемента И 20-23, блок 24 умножени , сумматор 25, буферный регистр 26, элемент 27 задержки, блок 28 элементов И, пер5 вьй 29 и второй 30 регистры номера функций.

Принцип действи  устройства дл  воспроизведени  функций основдн на кусочно-полиномиальной сплайн-аппроксимации воспроизводимых функций при произвольном характере разбиени  на участки аппроксимации и задани  степени полинома на каждом из участков аппроксимации.

Устройство работает следующимобразом .

В исходном состо нии обнулены регистры 1-5, а также регистры 29 и 30, счетчики 10 и 11 и триггер 14 (цепи приведени  в исходное состо ние на блок-схеме не изображены). В блок. 6 пам ти записаны коды узловых значений абсцисс х,-.- воспроизво димых функций , (х) и ст-зпеней га,, аппроксимирунжщх полиномов (где j номер воспроизводимой функцииj i номер участка аппроксимации). В блок 7 памдти записаны коды коэффициентов А g аппроксимации (,т..), а в блок 8 пам ти - коды i; предва рительной установки адресов счетчика 1 1 . Работа устройства начинаетс  пода чей пускового напр жени  на единичный вход триггера 14 После прихода на тактирующий вход триггера 14 импульса с первого выхода генератора 1 триггер переключаетс  в единичное состо ние (триггер 14 переключаетс  задним фронтом тактового импульса ) . Сигнал с выхода триггера 14 поступае на управл ющие входы регистров 1 и 29,первый вход элемента И 20 и третий вход элемента И 23. В регистры 1 и 29 занос тс  коды текущих значений аргумента х и номера j воспроизводимой функции. Код аргумента с выхода регистра 1 поступает на первый (суммирующий ) вход блока 9 вычитани . В соответствиис кодом старших разр дов аргумента и кодом номера функции, поступающими на адресные вх ды блока 8 пам ти, из блока пам ти в счетчик 11 считываетс  код i - Этот код COOT варительнои установки ветствует номеру участка аппроксимаЦИК , узловое значение абсциссы которого  вл етс  наибольшим из всех узловых значений абсцисс, дл  которы выполн етс  неравенство х..х, где хJ - текущее значение аргумента в младших разр дах которого записаны единицы (узловые значени  абсцисс за писаны в блок 6 пам ти упор доченно по возрастающей последовательности). В соответствии с кодами, поступающими на адресные входы блока 6, на его выходы считываютс  параметры аппроксимации дл  i -го участка. В блоке 9 формируетс  разность между текущим значением аргумента и узловым значением абсциссы с первого выхода блока 6 пам}5ТИ.Если эта разность (х-х-отрицательна , то на пр мом выходе знакового разр да блока 9 вычитани  по вл етс  единичный сигнал, отпирающий элемент И 20. Тактовые импульсы с первого выхода генератора 12 начинают поступать на счетньй (вычитающий ) вход счетчика 11 и осуществл т. 55

последовательную выборку из блока 6 пам ти узловых значений абсцисс и степеней полиномов. После того, как

11825394

с первого выхода Гхпока 6 пам ти и блок 9 вычитани  поступит код узловой пред2 ,3,5 и 30 будет дано только после завершени  процедуры вычислени  текзгщего значени  функции. абсциссы х- текущего участка аппроксимации , дл  которого X е х j , i+,j) на пр мом выходе знакового разр да блока 9 по витс  нулевой сигнал, запирающий элемент И 20. Одновременно с этим единичньй сигнал с инверсного выхода знакового разр да блока 9 (единица на инверсном выходе формируетс  при положительных и нулевых значени х разности) поступает на четвертый вход элемента И 23. Поскольку на первом и третьем входах элемента И 23 присутствуют единичные сигналы с выхода Равно блока 13 и выхода триггера 14, то тактовый импульс с второго выхода генератора 12 (генератор вырабатывает две синхронизированные друг с другом последовательности тактовых импульсов с частотами следовани  и fjjj, , дл  которых выполн етс  соотношение где ,2,3...) пройдет на выход элемента И 23. Выходной импульс элемента И 23 поступает на управл ющие входы регистров 2,3,5,30 и счетчика 10, первьш вход элемента ИЛИ 19 и вход принудительного обнулени  триггера 14 (R -типа с тактируемым S входом). При этом в регистры 2,3,5 и 30 будут записаны коды (х-х-,), т-:, i и j соответственно, подтвердитс  нулевое состо ние счетчика 10, и задним фронтом импульса с выхода элемента И 23 триггер установитс  в нулевое состо ние. Если устройство работает в режиме асинхронного обмена (на единичньй вход триггера 14 пусковое напр жение подаетс  непрерывно), то после обнулени  триггера 14 и по влени  на выходе элемента И 23 нулевого сигнала триггер 14 под воздействием очередного тактового импульса с первого выхода генератора, 14 вновь перейдет в единичное состо ние, разреша  считывание новых значений кода аргумента и номера функции и определение соответствующих параметров аппроксимадии . Однако разрешение на считывание новых кодов приращени  аргумента , .степени полинома, номера участка и номера функции в регистры

Вычисление текущего значени  функции осуществл етс  следующим образом.

Если на данном участке аппроксимации функци  воспроизводитс  полиномом нулевой степени y A jJ, то с второго выхода блока 6 пам ти в регистр 5 будет записан нулевой код. При этом выходным сигналом дешифратора 15 нул  (вьтолненного, например, на элементе 11ПИ) коммутатор 17 под-. ключит информационньй вход регистра 4 к выходу блока 7 пам ти, элемент И 22 будет открыт сигналом с выхода. Равно блока 13 сравнени , а элемент И 21 будет закрыт сигналом с выхода Больше блока 13. Выходной импульс элемента И 23, поступивший на первый вход элемента ИЛИ 19, после задержки элементом 18 проходит через элемент И 22 на управл ющий вход регистра 4. В результате в ре- гистр 4 записьшаетс  текущее значение функции, равное коэффициенту ЛУ, поступающему с выхода блока 7 пам ти.

Если же на данном участке аппроксимации функци  воспроизводитс  полиномом степени , то в регистре 5 будет записано ненулевое значение кода степени. Поэтому выходным сигналом дешифратора 15 коммутатор 17 подклю чит информационньй вход регистра 4 . к выходу сумматора 25. Единичным сигналом с выхода Больше и нулевым сигналом с выхода Равно блока 13 сравнени  будет открыт элемент И 21 и закрыт элемент И 22 соответственно. Импульс , поступивший с выхода элемента И 23 на первый вход элемента ИЛИ 19проходит элемент ИЛИ 19 и элемент 27 задержки и поступает на вход синхронизации буферного регистра 26.

В начальньй момент времени при нулевом состо нии счетчика .10 выходной сигнал дешифратора 16 нул  запирает блок 28 элементов И и подключает первьй вход блока 24 умножени  через коммутатор 18 к выходу блока 7 пам ти. На выходе блока 24 умножени  и соответственно на выходе сумматора 25

устанавливаетс  код, равный произведению приращени  (х-х-- ) с выхода регистра 2 на значение старшего коэффициента аппроксимации с выхода блока 7 пам ти. Этот код записываетс по заднему фронту тактирующего импульса в регистр 26.

Далее при наличии единичного сигнала на выходе Больше блока 13 сравнени  на выход элемента И 21 начинают поступать тактовые импульсы с второго выхода генератора ,12. Импульсы с выхода элемента И 21 поступают на счетньй (суммирующий) вход счетчика 10 и второй вход элемента ИЛИ 19 Первый из этих импульсов измен ет состо ние счетчика. -10, в результате измен етс  состо ние выходного сигнала дешифратора 16. Первый вход блока

24умножени  подключаетс  к выходу регистра 26, а первый вход сумматора

25- к выходу блока 7 пам ти. Код регистра 26 умножаете в блоке 24 ни код приращени  аргумента регистра 2, полученное произведение суммируетс  в сумматоре.25 с кодом следующего значени  А коэффициента аппроксима ции блока 7 пам ти и записываетс  в регистр 26 по заднему фронту импульса с выхода элемента 27 задержки. Указанные действи  продолжаютс  до ;Тех nopt пока значени  кодов регистра 5 и счетчика 10 не станут равными друг другу. В этом случае состо ни  выходов блока 13 сравнени  кодов измен ютс  на противоположные. Элемент И 21 запираетс  нулевым сигналом с выхода Больше блока 13, а единичньй сигнал с выхода Равно блока 13 подает на первьй вход эле мента И 23 разрешение на начало нового цикла вычислений и отпирает элемент И 22. Тактирующий импульс с выхода элемента 27 задержки проходит через элемент И 22 на «управл ющий вход выходного регистра 4, записыва 

в него выходной ко; сумматора 2:5, равный у(....,. (Ao iJx+A,) лх+... ). л х+АЙ/, где j .

.j,

ntffK

Claims (1)

1. УСТРОЙСТВО ДЛЯ’ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ, содержащее счетчик номеров участков, соединенный выходом с информационным входом регистра номера участка и с первой группой адресных входов первого блока памяти, выход кода узловых значений аргумента которого подключен к вычитающему входу блока вычитания, подключенному выходом разности к информационному входу регис-тра приращений аргумента, выход счетчика степени полинома подключен к первому входу блока сравнения и первой группе адресных входов второго блока памяти, подключенного второй группой адресных входов к выходу регистра номера участка, выход блока умножения подключен к первому входу сумматора, выход которого подключен к информационному входу буферного регистра, элемент задержки, генератор тактовых импульсов, единичный вход триггера является входом запуска устройства, выход регистра результата является выходом устройства, отличающееся тем, что, с целью повышения быстродействия, в него введены первый и второй регистры номера функции, регистр текущих значений аргумента, регистр степени полинома, третий блок памяти, два дешифратора нуля, два коммутатора, группа элементов Й, четыре элемента И и элемент ИЛИ, информационные входы регистра текущих значений аргумента и первого регистра номера функции являются соответственно первым и вторым' информационными входами устройства, выход регистра текущих значений аргумента подключен к суммирующему входу блока вычитания и к первой группе адресных входов третьего блока памяти, вторая группа адресных входов которого подключена к выходу первого регистра номера функции, информационному входу второго регистра номера функции и второй группе адресных входов первого блока памяти, соединенного выходом кода степени полинома с информационным входом регистра степени полинома, выход которого подключен к второму входу блока сравнения и входу первого дешифратора нуля, выход второго регистра номера функции подключен к третьей группе адресных входов второго блока памяти, выход кода коэффициентов которого подключен к первым группам информационных входов первого и второго коммутаторов и к первому входу блока эле- . ментов И, выход второго коммутатора подключен к первому входу блока умножения, соединенного вторым входом с выходом регистра приращений аргумента, а выходом - с информационным входом буферного регистра, подключенного выходом к второй группе информационных входов второго коммутатора, управляющий вход которого подключен к выходу первого дешифратора нуля и второму информационному входу блока элементов И, выход которого нодклю-: цен к второму входу сумматора, выход второго дешифратора нуля подключен к управляющему входу первого коммутатора , вторая группа информационных входов которого подключена к выходу сумматора, а выход подключен к информационному входу регистра результата, первый выход генератора тактовых импульсов соединен с тактовым входом триггера и первым входом первого элемента И, второй выход генератора такт->нн:-< импульсов подключен к первым входам второго и четвертого элементов И, прямой выход триггера подключен к вторым входам первого, четвертого элементов И и входам синхронизации регистров номера функции и pej-nc^ тра текущих значений аргумента, прямой и инверсный знаковые выходы блока i вычитания подключены к третьим вхо-'.' дам соответственно первого и четвер того элементов И, выход первого элемента И подключен к счетному входу счетчика номеров участков, выходы Больше и Равно блока сравнения подключены соответственно к второму входу второго элемента И и первому входу третьего элемента И, соединенного с четвертым входом четвертого элемента И, выход которого соединен с входом синхронизации регистра приращения аргумента, регистра номера участка, регистра степени полинома, регистра номера функции, счетчика степени полинома, первому входу элемента ИЛИ и входу сброса триггера, выход второго элемента И подключен к счетному входу счетчика степени полинома и второму входу элемента ИЛИ, выход которого через элемент задержки подключен к входу синхронизации . буферного регистра и к второму входу третьего элемента И, выход которого подключен к входу синхронизации регистра результата.