RU1789992C - Устройство дл вычислени преобразовани Фурье-Галуа - Google Patents

Устройство дл вычислени преобразовани Фурье-Галуа

Info

Publication number
RU1789992C
RU1789992C SU904860927A SU4860927A RU1789992C RU 1789992 C RU1789992 C RU 1789992C SU 904860927 A SU904860927 A SU 904860927A SU 4860927 A SU4860927 A SU 4860927A RU 1789992 C RU1789992 C RU 1789992C
Authority
RU
Russia
Prior art keywords
input
output
group
registers
information
Prior art date
Application number
SU904860927A
Other languages
English (en)
Inventor
Леонид Викторович Вариченко
Виктор Иванович Кодров
Original Assignee
Научно-Исследовательский Институт Бытовой Радиоэлектронной Аппаратуры
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-Исследовательский Институт Бытовой Радиоэлектронной Аппаратуры filed Critical Научно-Исследовательский Институт Бытовой Радиоэлектронной Аппаратуры
Priority to SU904860927A priority Critical patent/RU1789992C/ru
Application granted granted Critical
Publication of RU1789992C publication Critical patent/RU1789992C/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и технической кибернетике и может быть использовано в цифровых вычислительных системах, предназначенных дл  обработки сигналов, в частности дл  обработки изображений. Цель изобретени  - расширение функциональных возможностей за счет обработки последовательностей разной длины (Pi Рмакс). Устройство содержит первую группу из р регистров 1, вторую группу из р регистров 2, группу из р коммутаторов 3, группу из р умножителей 4 на коэффициент, сумматор 5 по модулю М (, где р - длина преобразовани ), RS- триггер 6, двухвходовый элемент ИЛИ 7, сдвиговый регистр 8, вход 9 начальной установки , тактовый вход 10, информационный вход 11, информационный выход 12, шину 13 задани  длины преобразовани , первый мультиплексор 14 и второй мультиплексор 15. 1 ил.

Description

Изобретение относитс  к вычислительной технике и технической кибернетике и может быть использовано в цифровых числительных системах, предназначенных дл  обработки сигналов, в частности дл  обра- ботки изображений.
Цель изобретени  - расширение функциональных возможностей за счет обработки последовательностей разной длины (р.КРмах), ;, ;.. :: х Устройство, представленное на чертеже , содержит первую группу из р регистров 1, вторую группу из р регистров 2, группу из р коммутаторов 3, группу из р умножителей 4 на коэффициент.-сумматор 5 по модулю М (, где р-длина преобразовани ), RS- триггер 6, двухвходовый элемент ИЛИ 7, сдвиговый регистр 8, вход 9 начальной установки , тактовый вход 10, информационный вход 11, информационный выход 12, шину 13 задани  длины преобразовани , первый мультиплексор 14 и второй мультиплексор 15/ ../ . - . . . .. У
Устройство работает следующим образом . Перед началом вычислени  произво- дитс  установка длины преобразовани .
На-шине 13 задани  длины преобразр- вани  вйётавл етс  код, соответствующий длине преобразовани  pi. что приводит к тому; что через первый мультиплексор 14 pi-выход сдвигового регистра 8 соедин етс  с первым входом двухвходовогр элемента ИЛИ 7, т.е. производитс  установка длины сдвигового регистра, соответствующей длине преобразовани .
На шине 13 задани  длины преобразовани  выставл етс  код, соответствующий длине преобразовани  pi, что приведет к тому, что через первый мультиплексор 14 pi-выход сдвигового регистра 8 производит- с  установка длины сдвигового регистра 8, соответствующей длине преобразовани .
Сумматор 5 по модулю М работает следующим образом. При достижении сумматором 5 значени  2Р происходит перенос в младший разр д. Пбэтбму при различных pi необходимы переносы из 1-разр дов в младший , что и осуществл етс  вторым мультиплексором 15.
Импульсом на входе 9 обновл ютс  все регистры (1, 2, 8) устройства и включаетс  RS-триггер б (), устанавлива  уровень лог. 1 на информационном входе сдвигового регистра 8 и соедин   первые информационные входы р коммутаторов 3 с их выходами.
Первый тактовый импульс, поступающий на тактовый вход 10 устройства, приводит к по влению уровн  лог. Г на первом выходе сдвигового регистра 8, который выключает RS-триггер 6 (), устанавливает уровень лог. О на информационном входе р коммутаторов 3 с их выходами и записывает первый отсчет входной последовательности в первый регистр первой группы регистров 1. Второй тактовый импульс приводит к сдвигу лог, 1 на второй выход сдвигового регистра 8 и записи второго отсчета входной последовательности во второй регистр первой группы регистров 1, и т.п. ргй тактовый импульс сдвигает лог. 1 на ргй выход сдвигового регистра 8, что приводит к записи pi-ro отсчета входной последовательности в pi-регистр первой группы регистров 1, включению: через первый мультиплексор 14 RS триггера 6, по влению уровн  лог. 1 на информационном входе сдвигового регистра 8 и соединению первых информационных входов р коммутаторов 3 с их выходами. С выходов первой группы регистров 1 отсчеты входной последовательности поступают через р коммутаторов
3 на р умножителей 4, Первый умножитель
4 производит умножение на 2°, второй на 21, третий на 22 и т.п. Поскольку при преобразовании Фурье-Галуа вычислени  производ тс  по модулю целого числа, в данном случае по модулю числа , где р - простое число, то умножени  на коэффициент представл ют собой циклические сдвиги кодового слова. Реализовать умножени  на коэффициент можно простой коммутацией входов и выходов умножителей4. С выходов р умножителей 4 значени  отсчетов х(0): (1j...x(pi-1), умноженные соответственно на 2 ,2 ...2Р поступают на информационные входы второй группы регистров 2 соответственно и на входы сумматора 5р-разр диых чисел по модулю . Сумматор 5р-раз- р дных чисел по модулю состоит из обычного сумматора р-разр дных чисел и р-разр дного сумматора, служащего дл  коррекции результатов суммировани  по модулю М. В результате суммировани  получаем спектральный коэффициент 5(1). Следующий (р|+1)-й (или снова первый) тактовый импульс приводит к по влению уровн  лог. 1 на первом выходе сдвигового регистра 8, включению RS триггера б, соединению вторых информационных входов коммутаторов 3 с их входами, записи первого отсчета новой входной последовательности в первый регистр первой группы регистров 1 и к записи результатов умножени  предыдущего такта во вторую группу регистров 2. С выходов второй группы регистров 2 через коммутатор 3 результаты первого умножени  снова поступают на р умножителей 4 на коэффициент, с выходов которых результаты второго умножени  поступают на информационные входы второй группы регистров 2 и на информационные входы сумматора 5 по модулю . В результате суммировани  получаетс  спектральный коэффициент 5(2).
Следующий (pi+2 или второй) тактовый импульс приводит к записи второго отсчета новой входной последовательности во второй регистр первой группы регистров 1 и вычислению следующего спектрального ко- эффициента 5(3).
Во врем  следующих тактов происходит запись остальных отсчетов новой последовательности в остальные регистры первой группы регистров 1 и вычисление следую- щих спектральных коэффициентов 5(4), 5(5) и т.п. аналогично описанному.
()-й (или 2р|+1)-й тактовый импульс приведет к записи предпоследнего отсчета новой последовательности в (р|-1)-й регистр первой группы регистров 1 и вычислению
последнего спектрального коэффициента 5(0).
PI-Й (или 2ргй) тактовый импульс приведет к включению RS-триггера б, уровню лог. 1 на информационном входе сдвигового регистра 8, соединению первых информационных входов коммутаторов 3 с их выходами , записи результатов последнего умножени  во вторую группу регистров 2 и последнего отсчета новой последовательности в pi-й регистр первой группы регистров 1. С выхода первой группы регистров 1 данные через коммутаторы 3 поступают на умножители на коэффициент 4, затем на информационные входы второй группы регистров 2 и на сумматор 5 по модулю , где происходит вычисление первого спектрального коэффициента 5(1)новой последовательности .
В дальнейшем работа устройства происходит аналогично.

Claims (1)

  1. Формула изобретени 
    Устройство дл  вычислени  преобразовани  ФурьеТалуа, содержащее первую и вторую группы из р (р-размер преобразовани ) регистров, сумматор по модулю М (), р умножителей на коэффициент, RS-триггер и сдвиговый регистр, причем выход 1-го (, р) умножител  на коэффициент подключен к i-му входу сумматора по модулю М, выход которого  вл етс  информационным выходом устройства, установочным входом которого  вл ютс  соединенные между собой установочные входы регистров первой и второй групп и установочный вход сдвигового регистра, тактовый вход которого  вл етс  тактовым входом устройства, р коммутаторов, элемент ИЛИ, выход которого подключен к 5:входу RS-триггера, выход которого подключен к управл ющим входам всех коммутаторов и информационному входу сдвигового регистра, выход первого разр да которого подключен к R-входу RS- триггера, первый вход элемента ИЛИ подключен к установочному входу устройства, информационным входом которого  вл ютс  соединенные между собой информационные входы регистров первой группы, выход
    1-го регистра которой подключен к первому информационному входу 1-го сумматора, выход которого подключен к входу 1-го умножител  на коэффициент, выход которого подключен к информационному входу 1-го регистра второй группы, выход которого подключен к второму информационному входу 1-го коммутатора, выход 1-го разр да сдвигового регистра подключен к тактовому входу 1-го регистра первой группы, тактовые входы всех регистров второй группы подключены к тактовому входу устройства, о т- личающеес  тем, что, с целью расширени  функциональных возможностей за счет обработки последовательностей разной длины (р| рмакс), в него введены два мультиплексора, причем вход задани  длины преобразовани  устройства соединен с адресными входами обоих мультиплексоров , информационные входы первого мультиплексора соединены с соответствующими pi-выходами сдвигового регистра, а выход - с вторым входом элемента ИЛИ, информационные входы второго мультиплексора соединены с соответствующими pi-ми выходами переноса pi-x разр дов сумматора по модулю М, а выход - с входом переноса первого разр да сумматора по модулю М.
SU904860927A 1990-06-19 1990-06-19 Устройство дл вычислени преобразовани Фурье-Галуа RU1789992C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904860927A RU1789992C (ru) 1990-06-19 1990-06-19 Устройство дл вычислени преобразовани Фурье-Галуа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904860927A RU1789992C (ru) 1990-06-19 1990-06-19 Устройство дл вычислени преобразовани Фурье-Галуа

Publications (1)

Publication Number Publication Date
RU1789992C true RU1789992C (ru) 1993-01-23

Family

ID=21533064

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904860927A RU1789992C (ru) 1990-06-19 1990-06-19 Устройство дл вычислени преобразовани Фурье-Галуа

Country Status (1)

Country Link
RU (1) RU1789992C (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1645966, кл.С 06 F 15/332, 1989. *

Similar Documents

Publication Publication Date Title
RU1789992C (ru) Устройство дл вычислени преобразовани Фурье-Галуа
SU1667055A1 (ru) Устройство дл умножени чисел по модулю
SU1751748A1 (ru) Устройство дл умножени комплексных чисел
SU1645966A1 (ru) Устройство дл вычислени преобразовани Фурье - Галуа
SU1506525A1 (ru) Генератор случайного процесса
SU1156066A1 (ru) Устройство дл умножени двоичных чисел
SU1661759A1 (ru) Устройство дл умножени полиномов над конечными пол ми GF (2 @ ) по модулю неприводимого многочлена
SU1481902A1 (ru) Устройство дл определени многочлена локаторов стираний при декодировании недвоичных блоковых кодов
SU1182539A1 (ru) Устройство дл воспроизведени функций
SU1631554A1 (ru) Устройство дл вычислени преобразовани Фурье-Галуа
SU1265795A1 (ru) Устройство быстрого преобразовани сигналов по Уолшу с упор дочением по Адамару
SU1116544A1 (ru) Устройство дл определени многочлена локаторов стираний при декодировании недвоичных блоковых кодов
SU1702388A1 (ru) Процессор дискретного косинусного преобразовани
SU1140115A1 (ru) Устройство дл вычислени полинома @ -ой степени
SU1262470A1 (ru) Генератор функций Уолша
SU1536399A1 (ru) Устройство дл умножени матриц
SU1474673A1 (ru) Устройство дл выполнени дискретного преобразовани Фурье
SU788363A1 (ru) Цифровой умножитель частоты
SU1483455A1 (ru) Устройство дл делени
RU1829073C (ru) Устройство дл преобразовани массивов двоичных чисел в интервале значений [2 @ , 2 @ -1]
SU1180871A1 (ru) Генератор функций Уолша
SU1636842A1 (ru) Устройство дл вычислени сумм произведений
SU941990A1 (ru) Преобразователь двоичных чисел в двоично-дес тичные числа
SU1432510A1 (ru) Вычислительное устройство
SU1605254A1 (ru) Устройство дл выполнени быстрого преобразовани Уолша-Адамара