SU1702388A1

SU1702388A1 - Процессор дискретного косинусного преобразовани

Info

Publication number: SU1702388A1
Application number: SU884627292A
Authority: SU
Inventors: Александр Анатольевич Астахов
Original assignee: Предприятие П/Я М-5619
Priority date: 1988-12-26
Filing date: 1988-12-26
Publication date: 1991-12-30

Abstract

Изобретение относитс к вычислительной гехнике и цифровой обработке сигналов и может быть использовано при спектральном анализе сигналов. Цепь изобретени - повышение быстродействи . Цель достигаетс за счет того, что процессор содержит генератор 1 та -товых импульсов, счетчик 2, сумматор 3, ком.татор 4, регистры 5,6, блок 7 пам ти, блок &deg;- посто нной пам ти, умножитель 9 и накапливающий сумматор 10. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано при спектральном анализе.

Дискретное косинусное преобразование (ДКП) описывается формулой с (К) ν' f π(2η + 1) К ^γ от=-if Jo ^х О*^{06 L} ·

К=0, N-1, (1) где Y(K) - значение ДКП, с(К) = Г^дляК-О [ 2 для К= 1.2....Ν-1

N - размер преобразования,

X (п) - входные отсчеты сигнала.

Вводя значения c(K)/N под знак суммы, можно переписать выражение как сумму взвешенного ряда входных отсчетов сигнала

N-1

Y(K)== 2LX(n)W -(η.Κ) (2) η=υ

Υ (К) - значение ДКП;

__N - размер преобразования,

Х(п) - водные отсчеты сигнала, W(n,K)= С Y2/N для К= 0

К,_к1 л(2п-е1)К /2/Ν · cos —^л для

К=1,2.....N-1.

Целью изобретения является повышение быстродействия.

Структурная схема устройства представлена на чертеже.

Процессор дискретного косинусного преобразования содержит генератор 1 тактовых импульсов, счетчик 2, сумматор 3, коммутатор 4, регистры 5 и 6, блок 7 памяти, блок 8 постоянной памяти, умножитель 9 и накапливающий сумматор 10.

Устройство работает следующим образом.

Первые L и последние L разрядов счетчика 2(L=»log2N) указывают соответственно значения η и К формулы (2). Для каждого значения в счетчик 2 по тактовому сигналу от генератора 1 пробегает все значения η от до Ν-1, выбирая через регистр 5 из блока

1702388 А1 памяти последовательно все N значений Х(п), предварительно занесенные в блок 7 памяти. В начале каждого такого цикла из N тактов под действием управляющих сигналов с выхода генератора 1 накапливающий 5 сумматор 10 обнуляется, а новое значение К со счетчика 2 через коммутатор 4 записывается в регистр 6. В последующие такты коммутатор 4 переключается и в регистр 6 в каждом такте записывается уже сумма 10 предыдущего значения регистра 6 и удвоенного значения К (благодаря подключению L-разрядов значения К со счетчика 2 к первому входу сумматора 3 со смещением на 1 разряд, т.е. начиная с разряда 1 и кончая 15 разрядом L+1). Таким образом, в регистре 6 по мере поступления тактового сигнала с тактового выхода генератора 1 будут записываться значения (К+2Кп), которые соответствуют номерам выбираемого из блока 8 20 памяти значения коэффициента W(n,K). В умножителе 9 выбранные значения Х(п) и W(n,K) перемножаются и складываются в накапливающем сумматоре 10 с текущим значением суммы произведений. К концу 25 цикла из N тактов в накапливающем сумматоре 10 накапливается сумма, равная Y(K). После этого изменяется значение К в счетчике 2 и начинается новый цикл вычисления.

Claims

Формула изобретения 30

Процессор дискретного косинусного преобразования, содержащий накапливающий сумматор, умножитель, блок памяти, блок постоянной памяти, первый регистр, сумматор, счетчик и генератор тактовых им- 35 пульсов, первый выход которого подключен к входу управления записью/считыванием блока памяти, тактовым входам первого регистра накапливающего сумматора и счетному входу счетчика, первый выход которого подключен к первому входу сумматора, второй вход которого подключен к выходу первого регистра, выходы блока памяти и блока постоянной памяти подключены соответственно к первому и второму входам умножителя, выход которого подключен к информационному входу накапливающего сумматора, выход которого является информационным выходом процессора, второй выход генератора тактовых импульсов подключен к входу обнуления накапливающего сумматора, отличающийся тем, что, с целью повышения быстродейтсвия, в него введены второй регистр и коммутатор, выход которого подключен к информационному входу первого регистра, выход которого подключен к адресному входу блока постоянной памяти, второй информационный выход счетчика подключен к информационному входу второго регистра, выход которого подключен к адресному входу блока памяти, первый информационный выход счетчика подключен к первому информационному входу коммутатора, второй информационный вход которого подключен к выходу сумматора, первый и третий выходы генератора тактовых импульсов подключены соответственно к тактовому входу второго регистра и управляющему входу коммутатора.