SU1262470A1 - Генератор функций Уолша - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в аппроксимирующих устройствах кусочно-линейного типа, дл  спектрального анализа случайных процессов,в устройствах сжати  информации. Цель изобретени  - повьшение быстродействи  генератора. В состав блока генератора вход т три регистра сдвига, четыре регистра, блок пам ти, два сумматора, сумматорвычитатель , сумматор по модулю два, два коммутатора, схе.мй сравнени , блок элементов И, три элемента И. Предлагаема  конструкци  позвол ет реализовать алгоритм вычислений обобщенных интегральных функций Уолша с числом шагов, существенно меньшим, Q чем в известном генераторе. 2 нл.

Description

N5

О

tc

4 -J Изобретение относитс  к автоматике и вычислительной технике и может быть использозано в аппроксимирующих устройствах кусочно-линейного типа, дл  спектрального анализа случайных процессов , в устройствах сжати  информации . Целью изобретени   вл етс  повышение быстродействи  генератора. На фиг.1 представлена функциональна  схема генератора функций Уолша, на фиг.2 - граф алгоритма вычислений фукций К (2, 7, х). Генератор функций Уолша содержит регистр 1 сдвига, сумматор 2, коммутатор 3, сумматор 4, регистр 5, регистр 6 сдвига, схему 7 сравнени , элемент И 8, двухразр дный счетчик 9, выходную шину 10, блок 11 пам ти, элемент И 12, коммутатор 13, элемент И 14, регистр 15,.сумматор-вычитатель 16, регистр 17, блок 18 элементов И, регистры 19 и 20 сдвига, сумматор . 21 по модулю два. Группа блоков 1-9 образует адресную часть схемы генератора , группа блоков 14-21 - арифметическую часть. Система обобщенных интегральных .функций Уолша определ етс  следующим образом К(р, I, t) J wa{(p, х).. wafCe, X + t) dx. где waf(r, х) - функци  Уолша с ном ром г. В зависимости от упор дочени  си темы функций Уолша возможны различн способы упор дочени  обобщенных интегральных функций: по Адамару, по Пэли и по Качмажу. При переходе из одной системы в другую номера pj€ п ры функций Уолша, используемых в вы ражении (1), измен ютс . В системе Уолша-Пэли значени  К(р, f, 1дх/Т), i 0; N дискретной обобщенной интегральной . функции Уолша К(р, t, х), где N 2 число отсчетов за период Т, могут быть получены в результате п шагов преобразовани  массива чисел i 0; N, j 0; n-1 при начальных услови х К. 1, К. 0 0. Преобразовани  на j-м шаге описываютс  рекурентными соотношени ми tj, р - значени  j-ro разр да в двоичных h- разр дных кодах t, Р (нумераци  со стороны младших разр дов). После вьтолнени  шага с номером п-1 получаем к , К(р f i-uX/T). В качестве примера рассмотрим вычислени  при ,, 7. Дл  нагл дности на фиг.2-показан граф вычислений функции К(2, 7, х), .стрелками отмечены операнды выражений (3) и (4) на каждом шаге преобразований: 1-й шаг (j 0): {к. (100000000), S/2 4, R 0; о, S .to 1. Р 9R+) шаг (j ( к, L (0000-10000), R 0; 1, S 4, S/2 2, f, 1, Р 1, .,R + 2 R a) (1) t.R 2К„; шаг (j 2): {K.,} (0010-20100), R 0; 3, S 2, S/2 1, 1, p 0. J) (1) 2R + 7. г( Таким образом, функци  К (2, 7, х представл етс  отсчетами {K(2,7,.)} (О,/,0,-3,0,3, О,-1,0)/. Устройство работает следующим образом ,, Массив чисел К хранитс  в блоке 11 пам ти по адресам i. Перед началом вычислений содержимое блока 11 пам ти определ етс  .вьфажением (2), Цикл обращений к блоку 11 пам ти дл  чтени  и записи операндов при однократном . выполнении операций (3) и (4) (при фиксированном значении R, S) регламентируетс  2-разр дным счетчиком 9 и состоит из четырех тактов. Окончание каждого цикла соответствует состо нию 11 счетчика 9 и индицируетс  выходным сигналом элемента И 8, стробируемым тактовым импульсом. Значение S хранитс  в регистре 1 сдвига Пере началом вычислений в регистр 1 заноситс  2 , что соответствует значению S при j 0. Сигнал 1 на выходе п-го разр да регистра 1 сдвига указывает на начало работы генератора. В регистре 5 формируетс  значение RS, а на комбинационном сумматоре Д - сумма RS+S содержимого регистров 1 и 5. Регистр 5 перед началом вычислений обнул етс , что соответствует начальному условию R 0. Совместно с комбинационным сумматором 4 регистр 5 функционирует как накапливающий сумматор с входом операнда S от регистра 1 сдвига . Схемой 7 сравнени  вьфабатываетс  сигнал окончани  шага преобразований дп  перехода от j к j+1 по условию RS+S 2 (адрес достигает наибольшего значени ), Значение 2 посто нно хранитс  в регистре 6. По вление сигнала на выходе схемы 7 сравнени  синрсронизируетс  выходным импульсом элемента И 8 и обуславливает сдвиг в сторону младших разр дов в регистре 1 сдвига (т.е. уменьшает S вдвое) и обнуление регистра 5 (R 0). На комбинационном сумматоре 2 формируетс  сумма RS+S/2, причем слагаемое S/2 получаетс  благодар  подключению выхода регистра 1 сдвига к входу сумматора 2 со сдвигом в сторону младших разр дов. При выполнении операций (3) и (4) операнды К , RS+S извлеч; нные из блока 11 пам ти , хран тс  в регистрах 17 и 15 соответственно . На последовательных выходах регистров 19 и 20 сдвига, в которые перед началом вычислений занос тс  значени  р, {, присутствуют сдвинутые разр ды р. , € . Сдвиги в регистрах 19 и 20 синхронизируютсЪ сигналами окончани  выполнени  шагов от с-хемы 7 сравнени . Результат операции (3) формгфуетс  на сумматоре 16, причем знаки (Cj, р ) слагаемых задаютс  с его управл ющих входов. Результат операции (4) формируетс  на выходе блока 18 элементов И по управл ющему признаку j Р , вьфабатываемому сумматором 21 по модулю два. При этом умножение на два обеспечиваетс  благодар  подключению выхода блока 18 элементов И к входу коммутатора 13 со сдвигом в сторону старших разр дов. Четырехтактный цикл выполнени  операций (3) и (4) имеет структуру, приведенную в таблице. Источниками адресов  вл ютс  регистр 5 и сумматоры 2 и 4, подключаемые к адресному входу блока 11 пам ти через коммутатор 3 в зависимости от состо ни  счетчика 9. В 1-ми 2-м тактах (О в старшем разр де счетчика 9) тактовые импульсы проход т через элемент И 14 на управл ющие входы регистров 15 и 17, разреша  прием операндов. При этом операнд Крд проходит в регистр 17 (2-й такт1 через регистр 15 (1-й такт). В режиме Запись (1 в старшем разр де счетчика 9 - 3-й и 4-й такты) блок 11 пам ти управл етс  тактовыми импуль1  ми , проход щими через элемент И 12. Отбор результатов операций (3) и (4) с выходов сумматора 16 и блока 18 лементов И дл  записи в блок 11 пам ти (3-й и А-й такты) осуществл етс  коммутатором 13, который управл етс  младшим разр дом счетчика 9.

На шаге с номером п-1 результаты (5) вычислений могут быть последовательно считаны с выхода 10 генераторра . Признаком работы на (п-1) шаге  вл етс  сигнал 1 на выходе первого разр да регистра 1 сдвига (),

Дл  перехода к системе функций Уолша-Качмажа достаточно записать разр ды двоичных кодов р, в регистрах 19 и 20 в обратной последовательности .

Переход к системе функций УолшаАдамара требует преобразовани  двоичных кодов р, 1 в коды Гре  по правилу

РО PJ ;: о

. ,- j + ч,

и может быть реализован, например,

при помощи двух дйполнительных сумматоров- по модулю два, подключенных к выходам нулевого и первого разр дов соответствующего регистра 19 и 20

Claims (1)

1. Формула изобретени 

   Генератор функций Уолша, содержащий первый регистр сдвига, счетчик, два коммутатора, первый и второй элементы И, причем счетный вход счетчика и первый вход первого элемента И подключены к тактовому входу генератора , выходы нулевого и первого младших разр дов счетчика подключены соответственно ко второму и третьему входам первого элемента И, отличающийс  тем, что, с целью повышени  его быстродействи , он содержит , второй и третий регистры сдвига , четьфе регистра, блок пам ти, два сумматора, сумматор-вычитатель, сумматор по модулю два, схему сравнени  блок элементов И, третий элемент И, причем разр дный выход первого регистра сдвига подключен к первому входу первого сумматора и со сдвигом на один разр д в сторону младших разр дов к первому входу второго сумматоpa , выход первого сумматора подключен к информационному входу первого регистра , выход которого подключен к вторым входам первого и второго сумматоров , первый и второй информационные входы Схемы сравнени  подключены соответственно к выходам первого сумматора и второго регистра, выход схемы сравнени  подключен к управл ющим входам сдвига всех регистров сдвига и к входу установки в О,первого регистра , стробируюш 1й вход схемы сравнени  и управл ющий вход записи первого регистра подключены к выходу первого элемента И, выходы первого и второго сумматоров, а также выход первого регистра подключены соответственно к первому, второму и третьему информационным входам первого коммутатора , первый и второй управл ющие входы первого коммутатора подключены соответственно к выходам нулевого и первого разр да счетчика, выход первого коммутатора подключен к адресному входу блока пам ти, выход блокапам ти подключен к информационному входу третьего регистра, выход третьего регистра подключен к информационному входу четвертого регистра и к входу первого операнда сумматоравычитател , выход четвертого регистра подключен к входу второго операнда сумматора-вычитател  и к информационному входу блока элементов И, последовательный выход второго регистра сдвига подключен к входу знакового разр да .первого операнда сумматоравьгчитател  и к первому входу сумматора по модулю два, последовательный выход третьего регистра сдвига подключен к входу знакового разр да второго операнда сумматора-вычитател  и к второму входу сумматора по модулю два, инверсный которого подключен к управл ющему входу блока элементов И,, выход сумматора-вычитател  подключен к первому информационному входу второго коммутатора, выход блока элементов И со сдвигом на один разр д в сторону старшине разр дов подключен к второму информационному входу второго коммутатора, управл ющий вход второго коммутатора подключен к выходу нулевого разр да счетчика , вьгхоД второго коммутатора  вл етс  выходом генератора и подключен к информационному входу блока пам ти, выход первого разр да счетчика подключен к первому входу второго элемента И и к инверсному входу третьего элемента И, второй вход второго элемента И и пр мой вход третьего элемента И подключены к тактовому входу генерато.ра, выход второго элемента И подключен к управл ющему входу записи (считывани  блока пам ти.

   7 .12624708

   выход третьего элемента И подключен первого разр дов первого регистра к управл ющим входам записи третье- сдвига  вл ютс  соответственно выхого и четвертого регистров, выходы п- дом начала и окончани  вычислений го (2 - число отсчетов функции) и генератора.

   ГН.

   V/

   /}pc/(pfte/77i/vecArt/if ff/fox ЙУг/

   8

   0 -J o -/ 0

   Ф1/Э.2