SU842829A1 - Устройство дл вычислени спектрафуНКций уОлшА - Google Patents

Description

1

Изобретение отнрситс  к автоматике и вычислительной технике и может быть использовано при построении специализированных процессоров дл  спектрального анализа случайнЕЛх процессов методом промежуточного предствалени  процесса в системе функций Уолша, цифровых систем св зи , систем автоматизированного ринтеза сложных структурных элементов цифровой техники методом спектрального отображени  в базисе Уолша, аппаратуры распознавани  и имитации образов, а также при создании диагностической аппаратуры дл  систем и устройств, работающих в базисе функций Уолша.

Известно устройство дл  спектралного анализа, содержащее три блока пам ти, коммутатор, блок задани  тригонометрических функций, операционный блок, выполненный в виде сумматоров и умножителей, блок инверсной перестановки, регшизующее вычислени  методом быстрого преобразовани  Фурье til.

Наиболее близким техническим решением к предлагаемому изобретению  вл етс  .устройство дл  вычислени  спектра функций Уолша, содержащее

сумматор по модулю два, дешифратор, блок пам ти, блок умножени , счетчик , элементы И, блок синхронизации и, кроме того, сумматор, делитель частоты, аналого-цифровой преобразова .тель 2 .

Недостатком известных устройств  вл етс  низкое быстродействие при анализе спектра функций Уолша, заo данных своими номерами.

Цель изобретени  - повышение быстродействи  устройства дл  вычислени  спектра функций Уолша.

Поставленна  цель достигаетс  , тем, что устройстводл  вычислени 

5 спектра функций Уолша, «Содержащее сумматор по модулю два, дешифратор, блок пам ти, блок умножени , счетчик , первый и второй элементы И,, блок синхронизации, причем первый

0 вход дешифратора подключен к выходу первого элемента И и входу управлени  запуском блока оинхронизации, второй вход дешифратора - к выходу

5 счетчика и ко входу второго элемента И, выход дешифратора подключен к адресному входу блока пам ти, выход блока подключен ко входу блока умножени , выход второго элемента И - ко входу управлени  оста-,

.новом блока синхронизации, первый выход которого подключен ко входу счетчика и синхронизирующему входу блока умножени , второй выход блока синхронизации подключен к установочному входу счетчика, а третий выход -г к управл ющему входу блока пам ти, выходы логического блока и блока умножени   вл ютс  выходами устройства, содержащий регистр , блок формировани  кода Гре  , первый и второй регистры сдвига, причем вход регистра  вл етс  входо устройства, а выход подключен ко входу блока формировани  кода Гре , выход младшего разр да которого  вл етс  выходом устройства, а выхо . всех разр дов подключены ко входам сумматора по модулю два и первого регистра сдвига, выходы которого поключены ко входам первого элемента а выход младшего разр да - к третьему входу дешифратора, выходы разр д второго регистра сдвига подключены к четвертому входу дешифратора, установочные входы первого и второг регистров сдвига подключены к первому выходу блока синхронизации, а входы синхронизации сдвига - к четвертому выходу блока синхронизации.

Функциональна  схема устройства дл  вычислени  спектра функций Уолша представлена на чертеже.

Устройство содержит регистр 1, блок 2 формировани  кода Гре , сумматор 3 по модулю два, первый 4 и второй 5 регистры сдвига, элементы И 6,7, дешифратор 8, счетчик 9, блок 10 пам ти, блок И синхронизации , блок 12 умножени .

В основу работы устройства положены следующие математические соотношени . Любую функцию Уолша можно представить в виде произведени  функций Радемахера

aJof(rx) (x)

где R (х) 5osii - i-а  функци  Радемахера; д;, - i-ый разр д кода Гре  от номера-.Z функции Уолша. Спектр функции Радемахера (,2,...,mp

равен

ФзМ}-Зв4 аГвПоо., (1)

где ,2,...,N, Sa- символ функции отсчетов (sin х)/х. Выражение (1) имеет особый случай дл  k 1, мен   Злак на противоположный. Спектр Z -ой функции Уолша определ етс  как свертка спектров соответствующих функций Радемахера знак и признак,

действительной

,FJu)aKr,x) или мнимой величины .

)- И

.(

TDk

где S - максимальный номер функции Радемахера в структуре данной функции Уолша; параметр S определ етс  как разность Z-S множества ,2,...,mj и номеров S функций Радемахера из структуры 2-ой функции Уолша;

знак и признак

/действительной ;л1 f- ЧИЛИ МНИМОЙ ве- /

личины

0

где oi- количество функций Радемахера в представлении 2-ой функции Уолша;д€ 0,ij - значение первого (младшего) разр да кода Гре  от номера г.

5

Работа устройства начинаетс  с момента записи в регистр 1 номера ;г функции Уолша, спектр которой не-обходимо вычислить. Влок 2 преобразует его в код Гре  G(r), который

0 отражает структуру функции Уолша как комбинации функций Радемахера,

Блок 11 синхронизации формирует на своем втором выходе сигнал установки в нуль счетчика 9, а затем

5 вырабатывает на первом выходе импульс, по которому код G(r) записываетс  в регистр 4 сдвига, циклический регистр 5 сдвига принима,ет состо ние 0...01, а в счетчик 9 записываетс  единица.

0

Младшим разр дом регистра сдвига 4 (первый выход) задаетс  признак функции синуса либо косинуса. Регистр 9 сдвига 5 предназначен дл  кодировани  аргумента 1и/2 (1 - i-й раз5 р д двоичного представлени  номера г) путем циклического сдвига единицы . Счетчиком 9 задаетс  значение к. Элемент И б анализирует на нуль состо ние регистра 4 и таким, обра0 зом формирует признак функций sin, cos (логическа  единица), либо Sg (логический нуль) . Следотвательно , на входы дешифратора 8 подаютс  все признаки, необходимые дл  формировани  адреса, по которому

5 в блоке 10 пам ти записана соответствующа  константа sin (k1C/2,), cos (kX/2 ) , a ( ) .

Далее организуетс  считывание

0 константы, котора  передаетс  на второй вход блока 12 умножени  и хранитс  там до поступлени  очередного операнда.

На BTOjpoM такте осуществл етс  синхронный сдвиг содержимого регист5 ра 4 (в сторону младших разр дов) и циклического регистра 5 (в сторону старших разр дов) на один разр д. Тем самым задаютс  очередные признаки функций .и аргумента на четвер0 том и третьем входах дешифратора 8.

Количество таких тактов определ етс  логическим уровнем на выходе элемента И 6, и если он равен нулю, то устройство переходит в режим

Claims (1)

1. 5 отработки.последнего такта первого цикла. Этот же уровень  вл етс  одновременно и признаком задани  функции отсчетов от аргумента, опр дел емого состо нием циклического регистра 5 сдвига и счетчика 9, т.е. от аргумента предпоследнего такта первого цикла. Значение данной функции отсчето считываетс  из блока 10 пам ти и умножаетс  в блоке 12 умножени  на результат предыдущих операций, хран щихс  в локальной пам ти последнего . Следовательно, на первом цикле работы устройства выполн ютс  вычислени  в соответствии с (2) дл  заданного значени . Знак и признак действительной или мнимой величины формируетс  на выходе младшего (разр да блока 2 и выходе сумматора по модулю два 3. Следующий цикл работы устройств . начинаетс  с момента формировани  на первом выходе блока 11 импульсн сигнала, по которому счетчик 9 уве личивает на единицу свое состо ние в регистр 4 сдвига записываетс  пр ний код G(r), а циклический регист сдвига принимает исходное состо ни 0...01. Функционирование устройства на .данном цикле работы отличаетс  от предыдущего цикла только кодом на втором входе дешифратора 8. Вычислени  заканчиваютс  в момент , когда счетчик 9 сбрасываетс  в ноль (переполн етс ) при этом на выходе элемента И 7 формируетс  логический уровень нул , поступающий на второй вход блока. При вычислении спектра функции Рсщемах1эра. ) ее номер S задаетс  на входе кодом S 2 -1, ,2,;.,,in и функционирование устройства описываетс  соотношение kK . Wti, .«CJ) Повышение быстродействи  в предлагаемом устройстве обеспечиваетс  благодар  сведению процесса вычисле ний к перемножению компонент спектров функций Радемахера, образующих данную функцию Уолша Формула изобретени  Устройство дл  вычислени , спектра функций Уолша, содержащее сумматор по модулю два, дешифратор, блок пам ти , блок умножени , счетчик, первый и второй элементы И, блок синхронизации , причем первый вход дешифратора подключен к выходу первого элемента .И и входу управлени  запус- ком блока синхронизации, второй вход дешифратора - к выходу счетчика . и ко входу второго элемента И, выход дешифратора подключен к адресному входу блока пам ти, выход блока пам ти подключен ко входу блока умножени , выход второго-элемента И ко входу управлени  остановом блока синхронизации, первый выход которого подключен ко входу счетчика и синхронизирующему .входу блока умножени , второй выход блока синхронизации к установочному входу счетчика, а третий выход - к управл нэщему входу блока пам ти, выходы сумматора по модулю два и блока умножени   вл ютс  выходами устройства , отличающеес  тем, что, с целью повышени  быстродейств ,и  устройства, -оно содержит регистр, блок формировани  кода Гре , первый и второй регистры сдвига , причем вход регистра  вл етс  входом устройства, а выход подключен входу блока формировани  кода Гре , выход Младшего разр да которого  вл етс  выходом устройства, а выходы всех разр дов подключены ко входам сумматора по модулю два и первого регистра сдвига, выходы которого подключены ко входам первого элемента И, а выход младшего разр да к третьему, входу дешифратора, выходы разр дов второго регистра сдвига подключены к четвертому входу дешифратора , .установочные входы первого и второго регистров сдвига подключены к первому выходу блока синхронизации, а входы синхронизации сдвига - к четвертому выходу блока синхронизации. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 509872, кл. G 06 F 15/34, 1975.2 . Авторское свидетельство СССР 480079, кл. .G 06 F , 1974.