SU1015377A1 - Устройство дл вычислени корн - Google Patents

Устройство дл вычислени корн Download PDF

Info

Publication number
SU1015377A1
SU1015377A1 SU813273879A SU3273879A SU1015377A1 SU 1015377 A1 SU1015377 A1 SU 1015377A1 SU 813273879 A SU813273879 A SU 813273879A SU 3273879 A SU3273879 A SU 3273879A SU 1015377 A1 SU1015377 A1 SU 1015377A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
multiplier
adder
Prior art date
Application number
SU813273879A
Other languages
English (en)
Inventor
Виктор Федорович Евдокимов
Юрий Тихонович Кизим
Владимир Васильевич Соловьев
Валерий Петрович Еременко
Юрий Алексеевич Плющ
Иван Михайлович Недашковский
Original Assignee
Институт Проблем Моделирования В Энергетике Ан Усср
Опытное Конструкторское Технологическое Бюро Института Металлофизики Ан Усср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Проблем Моделирования В Энергетике Ан Усср, Опытное Конструкторское Технологическое Бюро Института Металлофизики Ан Усср filed Critical Институт Проблем Моделирования В Энергетике Ан Усср
Priority to SU813273879A priority Critical patent/SU1015377A1/ru
Application granted granted Critical
Publication of SU1015377A1 publication Critical patent/SU1015377A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

Изобретение относитс  к автомат ке и вычислительной технике и може быть использовано в спецвычислител х . Известно арифметическое устройс во дл  вычислени  квадратного корн и возведени  в квадрат, характеризующеес  тем, что в нем реализован терационный способ определени  :квадратного корн , содержащее реги сдвига, две группы элементов И, дв регистра сомножител , регистр произведени , регистр подкоренного выражени , матрицу умножени  CllНедостатком устройства  вл етс  то, что оно не может вычисл ть все корни 2-й,.,., п-й степеней за оди цикл работы устройства. Наиболее близким -по технической сущности к предлагаемому  вл етс  устройство дл  вычислени  корн , содержащее регистр, генератор импул сов, с}гему сравнени , первым входом подключенную к выходу первого умножител  2. Недостатком известного устройства  вл ютс  ограниченные функциональные возможности, а именно оно не может вычисл ть значение корней от 3-й до п-й степени. Цель изобретени  - расширение класса решаемых задач за счет возможности вычислени  за один цикл работы всех корней от 2-й до п-й степени. Поставленна  цель достигаетс  тем, что в устройство дл  вычислеНИН корн , содержащее регистр, гене ратор импульсов, схему сравнени , первым входом подключенную к выходу первого умножител , дополнительно введены сумматор, шифратор, два эле мента И-НЕ, (п-1) регистров, (п-1) умножителей, (n-l) схем сравнени , п триггеров (где п - максимальна  степень корн ), причем информационные входы устройства подключены к входу сумматора, выход которого через шифратор соединен с входом сложени  счетчика, выход которого подключен к информационным входам регистров , первому и второму входам первого умножител  и первым входам остальных умножителей, второй вход i-ro умножител  (,...,n) соединен с выходом () -го умножител  подключенного к первому входу -й схемы сравнени , второй вход которо соединен с выходом сумматора, а выход подключен к входу Запись i-ro регистра и входу установки в единичное состо ние соответствующего триггера, выходы которых подключены к входам первого элемента И-НЕ выход которого соединен с первым входом второго элемента И-НЕ, второй и третий вхоДы которого подключены к выходу генератора импульсов и входу Разрешение устройства соответственно , выход второго элемента, И-НЕ соединен с входом вычитани  счетчика, вход Сброс Koxopoio подключен к входу Сброс устройства и входам Сброс всех регистров и триггеров, вход Запись счетчика соединен с входом Запись устройства . На чертеже представлена блок-схе-ма предлагаемого устройства. Устройство содержит сумматор 1, шифратор 2, счетчик 3, элементы И-НЕ 4 и 5, регистры 6, умножители. 7, схемы 8 сравнени , триггеры 9, генератор 10 импульсов, информационные входы 11 устройства, вход 12 Запись устройства, вход 13 Сброс устройства, вход 14 Разрешени  устройства, блок 15 возведени  в квадрат. В шифраторе 2 шифрирование чисел осуществл етс  по следующему правилу: кажда  четна  степень основани  целой части числа делитс  на 2 и результат (основание с новой степенью) становитс  в позицию соответственно полученной степени; при нечетной степени к последней добавл етс .единица , делитс  на 2 и результат ставитс  в позицию соответственно полученной степени. Перва  позици  перед зап той переноситс  без изменений . Дробна  часть шифруетс  следующим образом: из каждого разр да извлекаетс  корень максимальной степени и результат суммируетс  с учетом единицы переноса в целую часть. Получаемый код на выходе шифратора 2 заведомо больше значени  корн  квадратного и корн  п-й степени. Рассмотрим работу схемы. Сигналом, поступающим на вход 13 Сброс, счетчик 3, регистры б, триггеры 9 устанавливаютс  в нулевое состо ние, при этом с выхода элемент И-НЕ 5 поступает разрешающий сигнал на элемент И-НЕ 4. Коды чисел, поступающие на информационный вход 11 сумматора 1, складываютс  и поступают на входы шифратора 2, а также на входы схем 8 сравнени . Сигналом, поступающим на вход Запись 12 устройства, в счетчик 3 записываетс  значение, поступающее из шифратора 2. Сигналом, поступающим на вход . Разрешение 14 устройства, включаетс  элемент И-НЕ 4. Импульсы с генератора 10 элемента И-НЕ 4 поступают на вычитающий вход счетчика 3. Текущее значение счетчика 3 поступает на вход первого умножител  и вторые входыпоследующих умножитеей 7.
Значени  на выходе первого умножител   вл етс  квадратом, второго умножител  - кубом, (n-l)-ro умножител  - (п +1)-й степени числа, которые сравниваютс  с выходным значением сумматора. При сравнении, например, квадрата числа со значением числана выходе сумматора 1 схема 8 сравнени  вырабатывает сигнал разрешени  записи (он же сигнал сравнени ) в регистр б кода, установившегос  на счетчике 3. На выходе первого регистра 6 по витс  код числа, соответствуклций значению корн  квадратного .
Сигнал сравнени  из схемы 8 подаетс  на триггер 9, устанавлива 
его в единичное состо ние, которое поступает на -элемент И-НЕ 5. Подобным образом вырабатываютс  все значени  остальных корней, которые записывают соответствующие регистры 6, при этом триггеры 9 устанавливаютс  в единичное состо ние и элемент И-НЕ 5 вырабатывает сигнал запрета, поступающий на шину 16 и элемент И-НЕ 4. Счетчик 3 останавливаетс . На выходах 16-18 регистров 6 получают значени  кодов всех п корней.
TafcHM образом, предлагаемое устройство извлекает все корни за один цикл вычислени , что расшир ет сферу применени  устройства.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОРНЯ, содержащее регистр, генератор импульсов, схему .сравнения, первым входом подключенную к выходу первого умножителя, отличающееся тем, что, с целью расширения класса решаемых задач за счет возможности вычисления за один цикл значений корней от 2-й до п-й степени, в него дополнительно введены сумматор, шифратор, два элемента И-НЕ, (η -1) регистров, (п - 1) умножителей , (η- I)1 схем сравнения, η триггеров (где η - максимальная степень корня), причем информационные входы устройства подключены к входу сумматора, выход которого через, шифратор соединен с входом сложения счетчика, выход которого подключен к информационным входам регистров, первому и второму входам первого умножителя и первым входам остальных умножителей, второй вход i-ro умножителя (i»2,..., η) соединен с выходом ( ϊ - 1) -го умножителя, подключенного к* первому входу <-й схемы сравнения, второй вход которой соединен с выходом сумматора, а выход подключен к входу Запись1* ! -го регистра и входу установки в единичное состояние соответствующего триггера, выходы кото- g рых подключены к входам первого элемента И-НЕ, выход которого соединен с первым входом второго элемента И-НЕ, второй и третий входы которого подключены к выходу генератора импульсов и входу Разрешение устройства соответственно, выход второго элемента И-НЕ соединен с входом вычитания счетчика, вход Сброс которого подключен к входу Сброс устройства и входам Сброс всех регистров и триггеров, вход Запись счетчика соединен с входом Запись устройства.
    SU „,1015377
SU813273879A 1981-04-09 1981-04-09 Устройство дл вычислени корн SU1015377A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813273879A SU1015377A1 (ru) 1981-04-09 1981-04-09 Устройство дл вычислени корн

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813273879A SU1015377A1 (ru) 1981-04-09 1981-04-09 Устройство дл вычислени корн

Publications (1)

Publication Number Publication Date
SU1015377A1 true SU1015377A1 (ru) 1983-04-30

Family

ID=20952733

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813273879A SU1015377A1 (ru) 1981-04-09 1981-04-09 Устройство дл вычислени корн

Country Status (1)

Country Link
SU (1) SU1015377A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 542993, кл. G 06 F 7/552, 1973. 2. Авторское свидетельство СССР 611208, кл. G 06 Г 7/552, 1.975. *

Similar Documents

Publication Publication Date Title
US3412240A (en) Linear interpolater
US3813529A (en) Digital high order interpolator
SU1015377A1 (ru) Устройство дл вычислени корн
SU1107136A1 (ru) Цифровой функциональный преобразователь
SU1322269A1 (ru) Устройство дл извлечени корн из суммы квадратов трех чисел
SU696453A1 (ru) Множительное устройство
SU528695A1 (ru) Устройство умножени частоты следовани импульсов
SU1522154A1 (ru) Многокоординатный цифровой линейный интерпол тор
SU491946A1 (ru) Устройство дл извлечени корн -ой степени
SU1658147A1 (ru) Устройство дл умножени чисел
SU1259253A1 (ru) Вычислительное устройство
SU1474629A1 (ru) Устройство дл вычислени квадратичной функции
SU1411775A1 (ru) Устройство дл вычислени функций
SU798858A1 (ru) Вычислительный узел цифровойСЕТОчНОй МОдЕли дл РЕшЕНи диффЕРЕН-циАльНыХ уРАВНЕНий B чАСТНыХ пРОизВОд-НыХ
SU938280A1 (ru) Устройство дл сравнени чисел
SU970358A1 (ru) Устройство дл возведени в квадрат
SU962973A1 (ru) Устройство дл вычислени значений полиномов
SU434406A1 (ru) Вычислительное устройство
SU399865A1 (ru) Частотно-импульсный функциональный преобразователь
SU593211A1 (ru) Цифровое вычислительное устройство
SU1166104A1 (ru) Устройство дл вычислени синусно-косинусных зависимостей
SU611208A1 (ru) Устройство дл вычислени квадратного корн
SU748880A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU370611A1 (ru) Ступенчато-линейный экстранолятор
SU1013964A1 (ru) Вычислительное устройство дл датчиков с частотным выходом