SU894592A1 - Цифровой частотомер - Google Patents

Description

(54) ЦИФРОВОЙ ЧАСТОТОМЕР

Изобретение относитс  к цифровой электроизмерительной технике , Известен цифровой частотомер, содержащий генератор образцовой частоты, формирователь , вычитающий счетчик, два накапливающих суммат ч5а, блок угфавлени: , ключи, схемы совпадени  и управл ющий триггер. Такой частотомер реализует ме тод измерени  частоты, основанный на воспроизведении функции F(Ty) средствами импульсного моделировани  с использованием цифровых интеграторов.. Известный частотомер характеризуетс  недостаточно высоким быстродействием, ограниченным переходными процессами в накапливающих сумматорах при параллельном вводе в них чисел, невысокой точностью , обусловленной методическими погрешност ми приближенного интегрирова-tни  и округлени  чисел в процессе вычислени ,, а также сравнительно большими емкост ми сумматоров, что повышает веро тность сбоев в процессе работы. Известен цифровой частотомер, в состав которого вход т генератор тактовой частоты, два управл емых вентил , вычиг тающий счетчик, формирователь, блок управлени , система импульсно-потенциальных ключей, датчик калиброванных интервале времени, уоравл$1ющий триггер, делитель частоты, две схемы логического сложени  н суммирующий счетчик 2. Недостатком такого частотомера  вл етс  большое врем  измерени , которое заметно превосходит период входного сиг нала на величину калиброванного временного интервала, причем этот интервал должен , быть тем больще, чем меньшую погрешность измерени  необходимо обеспечивать . Кроме того, к недостаткам частотомера следует отнести методическую погрешность, обусловленную неравномерностью следовани  импульсов обратной св зи. Наиболее близким по технической сущности к предлагаемому  вл етс  цифровой частотомер, позвол ющий измер ть

частоту за один период входного сигнала , который содержит формирователь импульсов , генератор эталонной частоты, счетчкки периода и частоты, сумматор, две группы вентилей переноса, элемент задер1Кки, вентили управлени  и трнггеРыИ .

Указанному частотомеру присуще ограниченное быстродействие, обусловленное наличием переходных прс«ессов в сумматоре .

Цель изобретени  - повьпиение быстродействи  измерений.

Указанна  цель достигаетс  тем, что в цифровой частотомер, содержащий сумматор , формирователь импульсов, выход которого подключен к первому входу блока управлени , второй вход которого соединен с выходом генератора образцовой часгготы, первый выход блока управлени  соединен со входом счетчика периода, введены перемножитель кодов, шифратор и дешифратор, причем и выходов счетчика периода подключены к первой группе входов перемнонсител  кодов, втора  группа входов которого соединена с П-выходами сумматора, управл ющий вход перемножител  кодов соединен со вторым выходом блока утфавлени , управл ющим входом шифратора, входом реверса суммато}: и (KI + 1) - выходом счетчика периода, остальные выходы которого начина  с (11+2) -го через дешифратор ПОДКЛЕО- чены ко входу адреса шифратора, выход Которого соединен со.входом сумматора, Y младших разр дов которого подключены к выходам перемножител  кодов.

На фиг. 1 приведена блок-схема цифрового частотомера; на фиг, 2 - график, по сн ющий его работу.

Устройство содержит формирователь 1 импульсов, блок 2 управлени , генератор 3 образцовой частоты, счетчик 4 периода , дешифратор 5, шифратс э 6, сумматор 7 к перемножнтель 8 кодов.

Вход формировател  1 импульсов  в . л етс  входом устройства, выход его подключен к одному входу блока 2 управлени , другой вход которого соединен с выходом генератора 3 образцовой частоты ПерВБ1Й выход блока 2 управлени  поДгключен к счетчику 4 периода, к выходам разр дов которого начина  с ( И 2)-го подключен дешифратор 5, соединенный выходом со входом адреса шифратора 6, . Шифратор б поразр дно подключен к сумматору 7, который выполнен реверсивным. Выходы Л- младших разр дов счетчика 4 периода подключены к первой группе входов перемножител  8 кодов, втора  группа входов которого соединена с; выходами сумматора 7. Выходы перемножитеп  8 кодов подключены к У) младшим разр дам сумматора 7, Управл ющие входы перемножител  8 кодов и шифратора 6, вход реверса сумматора 7 и { И + 1) разр д счетчика 4 периода объединены между собой и подключены ко второму

выходу блока 2 управлени .

Устройство работает следующим образом .

В исходном состо нии счетчик 4 -периода и сумматор 7 наход тс  в нулевом

5 состо нии. Измерение производитс  в два этапа. На первом этапе производитс  преобразование периода Т измер емой частоты в код путем заполнени  периода. которьй вьшел етс  блоком 2 управпени  по сигналам формировател  1 импульсов , соответствующим переходам входного сигнала через нуль, импульсами с генератора 3 образцовой частоты ,

На втором этапе по коду Ту. определ етс  код частоты методу кусочнолинейной аппроксимации вычислени  нелинейньк функций. Дл  этого шифратор 6 схемно выполнен таким, что в завнсимооти от сигнала на одном из его адресных входов и на его выходах формируетс  код частоты, соответствующий коду рериода в узлах аппроксимации. АдресньШ вход шифратора 6, а следовательно , в код частоты задаютс  дешифратором 5, который подключен к выходам разр дов счетчйка 4 периода начина  о ( Vl-+ 2)РО . Это означает, что код периода в общем случае беретс  с недостатком, если в v младших разр дах счетчика 4 периода имеетс  код. Пусть, напрмер, этому коду периода соответствует частота (фиг. 2), котора , очевидно, оказываетс  больше действительной, т. е. fy. Код частоты -Цл сигналу блока 2 управлени  записываетс  в сумматор 7 на суммирование.

Затем это значение указанной частоты уточн етс  интерполированием. Дл  этого в ( И + 1)-ый разр д счетчика 4 периода вводитс  единица по сигналу бл.

ка 2 управлени , с дешифратора 5 подаетс  разрешающий потенциал на еле дующий адресный вход шифратора 6, сот ответствующий ближайшему меньшему значению частоты, например, ху причем

V

5 5

Claims (3)

1. у-.7 л Сигналом блока 2 управлени , подаваемым на вход реверса сумматора 7, последний переводитс  в режим вычитани , а затем в него с шифратора 6 вводитс  код частоты $у . В результате в сумматоре 7 образуетс  код разности частот (. - ). Код этой разности подаетс  на первые входы перемножитзп  8 кодов, а на вторью входы последнего поступает код, записанный в у младших разр дах счетчика 4 периода . Эти коды перемножаютс , и по сш%налу блока 2 управлени  их произведение записываетс  в Vf младших разрадоз сумматора 7, который предварительно обнул етс . Код Этого произведени  пропорционален ггрвращеншо частоты ответствующему неучтенной -частп кода периода V младших разр дов счетчика 4 периода. Дл  получени  действительного значени  частоты по сигналу блока 2 управлени , поступающему на управл ющий вход шифратора 6, в сумматор 7 с ши4 ратсра 6 вводитс  код частоты . В результате в сумматоре 7 записываети с  код частоты $ц этом процесс измерений заканчиваетс . Таким образом, в предлагаемом циф ровом частотомере обеспечиваетс  более высокое быстродействие, чем в известном ус ойстве, вследствие тсго, что в процессе преобразовани  периода в код про изводнтс  только счет импульсов и исклю чены сотерации суммировани  параллельны кодов. Операци  определени  коДа частоты по коду периода вьтолн етс  после преоб разовани  периода и не налагает ограниче ний на частоту образцового генератора. Формула изобрете BLJai H Цифровой частотомер, содержащий сум- . матор, формирователь импульсов, выход KOTopcsro подключен к первому входу блока управлени , второй вход которого соединен с выходом генератора образцовой частоты, первый выход блока управлени  соединен со входом счетчика периода, отличающийс  тем, что, с цепью повышени  быстродействи , в него введены перамножитель кодов, шифратор и дешифрат(чэ, причем И выходов счетчика периода подключены к первой группе входов перемножитеп  коасъ, втора  группа входов которого соединена .с выходами сумматора, управл ющий вход перемножител  кодов соединен со вторым выходом блока управлени , управл ющим входом шифратора, входом реверса сумматора и ( И -f 1) -ым выходом счети чика периода, остальные выходы которого начина  с ( И 4- 2) -го через дешифратор подключены ко входу адреса шиф- v ратора, выход которого соединен со вхоДом сумматора, VI младших разр дов которого подключены к выходам перемножител  кодов. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР М 331327, кл QO1R 28/10, 1972.
2. 2.Авторское свидетельство СССР N 370539, кл. Q01 Я 23/1О, 1973.
3. 3.Авторское свидетельство СССР М 347675, кл. GOI R 23/1О, 1972.