SU935956A1 - Умножитель частоты периодических импульсов - Google Patents

Description

(54) УМНОЖИТЕЛЬ ЧАСТОТЫ ПЕРИОДИЧЕСКИХ ИМПУЛЬСОВ

I

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при обработке информации, представленной в виде периодических частотно-импульсных последовательностей.

Известен умножитель частоты, содержащий генератор тактовых импульсов , делители частоты, счетчики, регистр, блок совпадени  кодов, триггер и элементы И и ИЛИ .1.

Недостатком умножител   вл етс  низка  точность умножени  частоты следовани  импульсов.

Известен также умножитель частоты, содержащий генератор тактовых импульсов , счетчики, сумматоры, регистры, триггер, дешифратор, блок сравнени  кодов, коммутатор фазы, блок задержки и элемент ИЛИ 2.

Недостаток умножител  - пониженна  динамическа  точность умножени  частоты.

Известен умножитель частоты периодических импульсов, содержащий генератор тактовых импульсов, подключенный выходом к счетному входу первого делител  частоты, управл ющему входу блска синхронизации и к первому входу первого элемента И, соединенного выходом со счетным входом первого счетчика, а вторым входом - с выходом блока синхронизации, подключен10 ного входом обнулени  к выходу блока сравнени  кодов, первому входу обнулени  первого счетчика, первому входу второго элемента И, счетному входу второго делител  ча.стоты и к

s управл ющему входу первого регистра, а информационным входом - к выходу старшего разр да первого сумматора, соединенного выходом остальных разр дов с информационным входом пер20 вого регистра, первым входом - с выходом второго регистра, а вторым входом - с выходом первого регистра, вход обнулени  которого подключен

к шине ввода умножаемой частоты, второму входу обнулени  первого счетчика, управл ющим входом второго и третьего регистров, входам обнулени  второго счетчика и делителей частоты, первому входу триггера и к первому входу элемента ИЛИ выход которого  вл етс  выходом умножител  частоты, а второй вход соединен с выходом второго элемента И, подключенного вторым входом к выходу триггера, соединенного вторым входом с выходом второго делител  частоты, причем выход старшего разр да первого делител  частоты подключен к счетному входу второго счетчика, а входы блока сравнени  кодов соединены с выходами третьего регистра и первого счетчика , причем информационные входы второго и третьего регистров подключены соответственно к выходам первого делител  частоты и второго счетчика з.

Недостатком известного устройств  вл етс  низка  динамическа  точность умножени  и неравномерность следовани  выходных импульсов при всокой скорости изменени  частоты следовани  входных импульсов.

Цель изобретени  - умен.ьшение динамической погрешности умножени  и повышение равномерности следовани  выходных импульсов.

Дл  достижени  цели в умножитель частоты периодических импульсов, содержащий генератор тактовых импульсов , подключенный выходом к сченому входу первого делител  частоты управл ющему входу блока синхронизации и к первому ВХОДУпервого элемента И, соединенного выходом со счетным входом первого счетчика, а вторым входом - с выходом блока синхронизации, подключенного входом обнулени  к выходу блока- сравнени  кодов, первому входу обнулени  первого счетчика, первому входу второго элемента И, счетному входу второго делител  частоты и к управл ющему входу первого регистра, а информационным входом - к выходу старшего разр да первого сумматора, соединенного выходом остальных разр дов , с информационным входом первого регистра, первым входом - с выходом второго регистра, а вторым входом - с выходом первого регистра , вход обнулени  которого подключен к шине ввода умножаемой частоты , второму входу обнулени  первого счетчика, управл ющим входам второго и третьего регистров, входам обнулени  второго счетчика и делителей частоть, первому входу триггера и к первому входу элемента ИЛИ, выход которого  вл етс  выходом умножител  частоты, а второй вход соединен с выходом второго элемента И, подключенного вторым входом к выходу триггера, соединенного вторым входом с выходом второго делител  частоты, причем выход старшего разр да первого делител  частоть подключен к счетному входу второго счетчика, а входы блока сравнени  кодов соединены с выходами третьего регистра и первого счетчика, дополчительно введены второй и третий сумматоры, четвертый и п тый регистры и преобразователь кодов, подключенный выходом к первому входу второго сумматора, а входом - к выходу четвертого регистра, соединенного управл ющ 4М входом с выходом блока сравнени  кодов, а информационным входом - с выходом п того регистра, подключенного первым информационным входом к кодовому выходу первого делител  частоты, второму входу второго сумматора и к первому входу третьего сумматора, вторым информационным входом - к выходу второго счетчика , третьему входу второго сумматора и к второму входу третьего сумматора , а угравл юшим входом - к шин ввода умножаемой частоты, причем выход второго сумматора соединен с третьим входом третьего сумматора, подключенного выходом младших разр дов к информационному входу второго регистра, а выходом старших разр дов - к информационному входу третьего регистра.

На чертеже изображена блок-схема умножител  частоты периодических импульсов.

Умнон;итель частоты периодических импульсов содержит генератор 1 тактовых импульсов, подключенный выходом к счетному входу первого делител 

2частоты, управл ющему входу блока

3синхронизации и к первому входу первого элемента И 4. Элемент И k соединен вь1ходом со счетным входом первого счетчика 5. а вторым входам - с выходом блока 3 синхронизации . Блок 3 подключен входом обнулени  к выходу блока 6 сравнени  кодов, первому входу обнулени  счетчика 5 первому входу второго элемента И 7) счетному входу второго делител  8 частоты и к управл ющему входу первого регистра 9, а информационным входом - к выходу старшего разр да первого сумматора 10, соедиценного выходом остальных разр дов с информационным входом регистра 9 первым входом - с выходом второго регистра 11, а вторым входом - с выходом регистра 9- Вход обнулени  регистра 9 подключен к шине 12 ввода умножаемой частоты, второму входу обнулени  счетчика 5. управл ющим входом второго и третьего регистров 11 и 13 входом обнулени  второго счетчика 14 и делителей 2 и 8 частоты , первому входу триггера 15 и к первому входу элемента ИЛИ 16. Выход элемента ИЛИ 16  вл етс  выходом умножител  частоты, а второй вход соединен с выходом элемента И 7. Элемент И 7 -подключен вторым входом к выходу триггера 15, соединенного вторым входом с выходом делител  8 частоты . Выход старшего разр да делител  2 подключен к счетному входу счетчика , а входы блока 6 сравнени  кодов соединены с выходами регистра 13 и счетчика 5- Преобразователь 17 кода подключен выходом к первому входу второго сумматора 18, а входом - к выходу четвертого регистра 19. Регистр 19 соединен управл ющим входом с ВЫХОДОМ блока 6 сравнени  кодов, а информационным входом - с выходом п того регистра

20.Регистр 20 подключен первым инфомационным входом к кодовому выходу делител  2 частоты, второму входу сумматора 18 и к первому входу третьего сумматора 21, вторым информа ционным входом - к выходу сметчика

19, третьему входу сумматора 18 и к второму входу сумматора 21, а управл ющим входам - к шине 12 ввода умно жаемой частоты. Выход сумматора 18 соединен с третьим входом сумматора

21,подключенного выходом младших разр дов к информационному входу регистра 11, а выходом старших разр дов к информационному входу регистра 13.

Умножитель частоты периодических импульсов работает следующим образом

Тактовые импульсы периода Т

выхода генератора 1 поступают через т-разр дный делитель 2, с коэффициентом делени  К, равным требуемому коэффициенту умножени  умножител , на вход п-разр дного счетчика Н. Спуст  промежуток времени, равный периоду То-)(. умножаемой частоты, в счетчике 1 и в делителе 2 будут зафиксированы соответственно цела  и дробна  части от делени  количества импульсов (N), поступивших на вход делител  2, на коэффициент КПо окончании текущего периода умножаемой частоты, эти результаты соответственно перенос тс  в младшие разр ды и е старшие п разо дов регистра 29.

По окончании каждого 1-го периода входного сигнала в регистре 19 за писываетс  (m-vn)-разр дный код предыдущего периода N , на выходе преобразовател  17 кода сформировываетс  ()-разр дный дополнительный код числа N , причем старший разр д  вл етс  знаковым. Этот код с выхода преобразовател  17 кода пос тупает на первый вход сумматора 18, на остальные входы которого поступает пр мой код i-ro периода N с кодового выхода делител  2 частоты и с выхода счетчика I. В результате на выходе сумматора 18 формируетс  код алгебраической разности . Полученный код поступает на третий вход сумматора 21, на остальные входы которого так же как и на сумматор 18 поступает пр мой код N. При этом на выходе сумматора 21 формируетс  прогнозируемый код (i4l)-ro периода , окончании импульса на входной шине 12 младшие m разр дов кода числа N перенос тс  в регистр П, а старшие п разр дов - в регистр 13.

8этот же момент обнул ютс  регистр

9и счетчик 5.

В следующий (НО-ый период входного сигнала работа описанной части умножител  происходит аналогично.

Claims (3)

1. В течение (l-Vl)-ro периода результат , записанный в регистре 3. сравниваетс  посредством блока 6, с текущим значением числа импульсов, сосчитанных счетчиком 5. S момент совпадени  кодов на входах блока 6, на его выходе формируетс  импульс, который сбрасывает счетчик 5 и через элемент И 7 и элемент ИЛИ 16 проход на выход умножител , Первь|й с начал {i-fl)-ro периода импульс с выхода блока 6 переписывает код N- из регистра 20 в регистр 19- Если при эт элемент И k открыт в течение всего (i-fl) периода умножаемой частоты, то импульсы на выходе блока 6 по вл ютс  через интервалы времени t TO,, где - цела  часть отношени . В результате на выходе умножител  каждый р-ный импульс по вл етс  с опережением (ошибкой) на врем  tp.j , где дробна  часть отношени . Уме.ньшение данной ошибки статиче кого характера при работе умножител происходит следующим образом. Код остатка от делени  на К с вых да регистра 11 поступает на первый вход сумматора 10. По приходу перво го импульса с выхода блока 6 этот код с сумматора 10 переписываетс  в регистр 9 и с выхода регистра 9 по даетс  на второй вход сумматора 10 Таким образом, в течение периода умножаемой частоты сумматором 10 производитс  сложение кодов остатков , причем результат увеличиваетс  насГм - с приходом каждого импульса с выхода блока 6. Если текущее значение суммы остатков равно или превь1шает число К , то на выходе старшего разр да сумматора 10 формируетс  сигнал логической едини цы. Этот сигнал с выхода сумматора 10 поступает на информационный вход блока 3, приведенного в исходн состо ние импульсом с блока 6 и управл емого импульсами генератора 1 Блок 3 вырабатывает импульс длительностью Тд , который закрывает на врем  Тр элемент И Ц, запреща  прохождение на вход счетчика 5 одного импульса с выхода генератора В результате, благодар  тому, что дл  формировани  выходных импульсов в течение (i4l)-ro периода входного сигнала используетс  не код i-ro периода (как в известном устройстве), а прогнозируемое значение кода )-го периода, удаетс значительно уменьшить динамическую ошибку умножител . При плавном же изменении периода входного .сигнала ошибка умножител  практически полностью огфедел етс  ошибкой статического характера, не превышающей Т Дл  синхронизации и прив зки по с/1еднего выходного импульса к концу периода умножаемой частоты импульсы с выхода блока 6 поступают на счетный вход делител  8 с коэффициентом КЕсли на счетный вход делител  8 успело поступить К импульсов, а период умножаемой частоты еще не окончилс  , то сигнал с выхода делител  8 закрывает через триггер 15, элемент И 7 и прекращает подачу импульсов на выход умножител . Таким образом, предлагаемый умножитель позвол ет по сравнению с -известным , зa счет введени  коррекции по изменению периодов Т-, уменьшить неравномерность следовани  импульсов выходной последовательности при большой скорости изменени  периода входного сигнала и уменьшить динамическую ошибку умножени  частоты, что и определ ет возможную техникоэкономическую эффективность предлагаемого умножител . Формула изобретени  Умножитель частоты периодических импульсов, содержащий генератор тактовых импульсов, подключенный выходом к счетному входу первого делител  частоты, управл ющему входу блока синхронизации и к первому входу первого элемента И, соединенного выходом со счетным входом первого счетчика, а вторым входом - с выходом блока синхронизации, подключенного входом обнулени  к блока сравнени  кодов, первому входу обнулег и  первого счетчика, первому входу второго элемента И, счетному входу второго делител  частоты и к управл ющему входу первого регистра , а информационным входом - к выводу старшего разр да первого сумматора , соединенного выходом остальных разр дов с ичформационным входом первого регистра, первым входом - с выходом второго регистра, вторым входом - с выходом первого регистра, вход обнулени  которого подключен к шине ввода умножаемой частоть, второму входу обнулени  первого счетчика, управл ющим входам второго и третьего регистров, входом обнулени  второго счетчика и делителей частоты, первому входу триггера и к первому входу элемен та ИЛИ, выход которого  вл етс  выходом умножител  частоты, а второ вход соединен с выходом второго эле мента И, подключенного вторым входо к выходу триггера, соединенного вторым входом с выходом второго делител  частоты, причем выход старше го разр да первого делител  частоты подключен к счетному входу вто рого счетчика, а входы блока сравне ни  кодов соединены с выходами третьего регистра и первого счетчика, отличающийс  тем, что, с целью,уменьшени  динамической погрешности умножени  и повышени  равномерности следовани  выходных импульсов, в умножитель частоты дополнительно введены второй и трет сумматоры, четвертый и п тый регист ры и преобразователь кодов, подключенный выходом к первому входу второго сумматора, а входом - 1ч выходу четвертого регистра, соединенного управл юи им входом с выходом блока сравнени  кодов, а информационным 610 входом - с выходом п того регистра,, подключенного первым информационным входом к кодовому выходу первого делител  частоты, второму входу второго сумматора и к первому входу третьего сумматора, вторым информационным входом - к выходу второго счетчика , третьему входу второго сумматора и к второму входу третьего сумматора, а управл ющим входом - к шине ввода умножаемой частоты, причем выход второго сумматора соединен с третьим входом третьего сумматора , подключенного выходом младших разр дов к информационному входу второго регистра, а выходом старших разр дов - к информационному входу третьего регистра. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № , кл. G 06 F 7/39, 1970.
2. 2.Авторское свидетельство СССР по за вке (f 2Э23505/18-2А, кл. G Об F 7/68, 30.0i.80.
3. 3.Авторское свидетельство СССР по за вке 280б9+7/18-2, кл. G Об F 7/52 1979 (прототип).