Изобретение относитс к иэмерител , ной технике и может быть использовано при регистрации импульсов с детек торов ионизирующих излучений. Известен цифровой дес тичный изме ритель частоты, содержащий счетчик измер емой частоты и цепочку делителей частоты, входы которых через вен тили соединены соответственно со входным формирователем и с генератором калибровочной частоты, а выходы с индикаторным табло и с первыми вхо дами вентилей управлени , вторые вхо ды которых соединены с матричным кодовым дешифратором, соединенным со счетчиком концов эталонных интервалов времени, вход которого соединен с выходами вентилей управлени и с триггером поиска конца счета, выход которого через триггер управлени счета соединен с вентил ми счетчика и калибровочной частоты 1. Однако это устройство обладает значительной систематической погрешностью и недостаточным быстродейств ием. Наиболее близким по технической сущности к предложенному вл етс цифровой дес тичный измеритель скорости счета, содержащий две последовательно соединенные группы из - предварительных реверсивных счетчиков и wi основных дес тичных реверсивных счетчиков, выходы которых подключены к разр дным входам т преобразователей , тактовые четырехразр дные счетчики каждого из которых соединены последовательно друг с другом, а счетный вход первого из них соединен с выходом .тактового генератора 2. Недостатком известного устройства вл етс значительна систематическа погрешность измерени , возникающа при динамических изменени х частоты и обусловленна большим временем измерени . Кроме того, входна частота индицируетс с некоторой задержкой относительно процесса измерени . Цель изобретени - повышение точности измерени . Поставленна цель достигаетс тем, что в цифровой дес тичный измеритель средней частоты импульсов, содержащий две последовательно соединенные группы из t предварительных реверсивных счетчиков и m основных дес тичных реверсивных счетчиков, выходы которых подключены к разр дным входам m преобразователей , тактовые четырехразр дные счетчики каждого из которых соединены последовательно друг с дру гом, а счетный вход первого из них соединен с выходом тактового генератора введены К. блоков обратной св зи R пар элементов совпадений, (m-i) бло ков управлени и тактирующий элемент И, при этом выходы элементов совпаде , ни с первой по (R-l)-yro и последней -4-ой пары соединены с входами -1 пред варительных реверсивных счетчиков и первого основного дес тичного реверсивного счетчика соответственно, пер вые входы в каждой паре элементов Iсовпадени соединены между собой и подключены к пр мому выходу соответствующего блока обратной св зи, инверсный выход каждого из ко-торых сое динен с первыми входами всех блоков обратной св зи, вторые входы которых соединены с выходами старших разр до соответствующих основных дес тичных реверсивных счетгчиков, вторые входы -ft пар элементов совпадени подключены к входной шине устройства и к выходу тактирующего элемента И; первый вход которого соединен с выходом так тового генератора, а второй вход под ключен к управл ющим выходуV -го пре образовател и к выходам () блоко управлени , первые входы каждого из которых соединены с управл ющими выходами соответствующих преобразователей , вторые входы соединены межДу собой и подключены к дополнительному выходу преобразовател , а треть входы блоков управлени соединены с дополнительными выходами { «-D-ro преобразовател . Причем, преобразователь содержит четыре элемента И, первые входы кото рых вл ютс разр дными входами прео , разовател , второй вход первого элемента И соединен с выходом четвертого разр да четырехразр дного-тактового счетчика и с первым входом ijio о го элемента И, третий вход первого элемента И соединен с вторым входом третьего элемента И и с выходом первого разр да четырехразр дного тактового счетчика, второй вход второго элемента И соединен с вторым входом п того элемента И и с инверсным выхо дом первого разр да четырехразр дного тактового счетчика, выход которого вл етс дополнительным выходом преобразовател , третий вход второго И соединен с выходом второго разр да четырехразр дного тактового счетчика, третий вход третьего элемента И соединен с вторым входом четвертого элемента И и с инверсным выходом четвертого разр да четырехразр дного тактового счетчика, а выходы всех четырех элементов И подклю чены к входам блока сборки, выход ко торого вл етс управл ющим выходом преобразовател . При этом блок обратной св зи содержит элемент совпадени , выход которого вл етс инверсным выходом блока обратной св зи и соединен с входом инвертора, выход которого вл етс пр мым выходом блока обратной св зи. На фиг. 1 представлена схема цифрового дес тичного измерител средней частоты импульсов; на фиг, 2 временные диаграммы преобразовател I (управл ющий выход) при дес ти различных кодах основного дес тичного реверсивного счетчика. Устройство содержит последователь но соединенные группы из I предварительн лх реверсивных счетчиков 1 и « основных дес тичных реверсивных счетчиков 2, преобразовател 3, -k пар элементов 4 и 5 совпадени , блоки 6 , обратной св зи, тактирующий элемент 7 И, тактовый генератор 8, блок 9 управлени , четырехразр дные тактовые счетчики 10, блок 11 сборки, элементы 12-16 И. Блок 6 обратной св зи содержит элемент 17 совпадени ,,выход которого вл етс инверсным выходом блока 6 обратной св зи и соединен с выходом инвертора 18, выход которого вл етс пр мым выходом блока б обратной св зи. Устройство работает следующим образом. В исходном состо нии входные импульсы поступают на вторые входы элементов 4. Элементы 4 и 5 по первым входам управл ютс потенциалами блоков б. Каждый блок б по одному входу управл етс потенциалом четвертого разр да соответствующего основного дес тичного реверсивного счетчика 2, а по другим входам - потенциалами инверсных выходов блоков б более старших разр дов. Логическа едини«а четвертого разр да любого основного дес тичного реверсивного счетчика 2 (что соответствует дес тичным числам 8,9) вырабатывает разрешающий потенциал на пр мом выходе соответствующего блока б, который управл ет соответствующей парой элементов 4 и 5. Одновременно с этим на инверсном выходе данного блока б по вл етс запрещающий потенциал дл всех блоков б, которые управл ют прохождением входных сигналов к младшим основным дес тичным реверсивным счетчикам 2. При этом открываетс путь дл суммирующих входных импульсов и вычитающих импульсов с выхода тактирующего элемента 7 через соответствующую пару элементов 4,5 на выходы предварительных реверсивных счетчиков 1 или основного дес тичного реверсивного счетчика 2 младшего разр да. Коды каждого основного дес тичного реверсивного счетчика 2 поступают на входы соответствующего преобразовател 3, где происходит их сравнение с кодами тактового четырехразр дного счетчика 10. На временной диаграмме (фиг. 1) видно, что на каждое значение кода основного дес тичного реверсивного счетчика 2 преобразователь 3 вырабатывает последовательность импульсов с переменной скважностью и длительностью , пр мо завис щей от кода реве сивного счетчика 2. Так, например, число 7 преобразуетс в импульсную последовательность, в которой дол положительных импульсов (фиг. 2) рав на 7 входным тактам. Импульсы с управл ющего выхода каждого преобраз , вател 3 поступают на соответствующий блок 9, на другие входы которого подаютс импульсы с дополнительных выходов старших преобразователей 3. Импульсы с дополнительного выхода преобразовател 3 вл ютс разрешающими дл всех управл ющих блоков 9 преобразователей 3. Так как длительность этого сигнала на втором(третьем и т.д.) входе более младшего упра л ющего блока 9 в дес ть раз меньше периода, то вклад более младшего пре образовател 3 тоже в дес ть раз -меньше. Таким образом, -1 преобразо ватель 3 дает вклад в суммарный импульс по второму входу тактирующей схемы И и дес ть раз меньше, чем более старший 1 преобразователь 3. В тактирующем элементе 7 происходит стробировка суммарной импульсной последовательности со всех преобразова телей 3, и средн частота импульсов на выходе тактирующего элемента 7 равна входной частоте импульсов. Сле довательно, На входах сложени и вычитани дес тичных счетчиков 1 или 2 частоты равны, а на основном дес тич ном реверсивном счетчике 2 будет код пр мо пропорциональный входной часто Увеличение точности измерени обе печиваетс следующим образом. Блоки обратной св зи автоматически след т за величиной (пор дком) измер емой частоты. При этом, если входна частота имеет мaлqje значение то количество функционирующих предва рительных реверсивных счетчиков 1 увеличиваетс . При увеличении входной частоты число функционирующих о предварительных реверсивных счетчиков 1 уменьшаетс . Относительна величина среднеквадратичной погрешност определ етс по формуле , С - посто нна времени измерител ; п - значение входной частоты. Подставив в это выражение значени п и Т где N, N3- соответственно емкости предварительного и основного дес тичных реверсивных счетчиков; п - частота тактового генератора; N - код измер емой частоты, снимаемый с основного реверсивного счетчика, получим V2N-N (3) Сравнительный анализ технических характеристик известного и данного измерител , у которых число предварительных и основных дес тичньох реверсивных счетчиков соответственно равно - 2 и з, показал, что при одноразовом измерении динамически измен ющейс входной частоты величина случайной погрешности дл известного составл ет согласно формуле (3) величину: 2.1оОО 2,2%, а дл данного устройства величину 5Г 1 0,22%, 2-100- 1000 т.е. в дес ть раз меньшую. Формула изобретени 1. Цифровой дес тичный измеритель средней частоты импульсов, содержащий две последовательно соед иненные группы из - предварительных реверсивных счетчиков и m основных дес тичных реверсивных счетчиков, выходы которых подключены к разр дным входам м преобразователей , тактовые четырехразр дные счетчики каждого из которых соединены последовательно один с другим , а счетный вход первого из них соединен с выходом тактового генератора , отличающийс тем, что, с целью повышени точности измерени , в него введены Л блоков обратной св зи,k пар элементов совпадений, (M-I) блоков управлени и тактирую-. щий элемент И, при этом выходыэлементов совпадени с первой по (Л-1)ую и последней k-ой пары соединены с входами предварительных реверсивных счетчиков и первого основного дес тичного реверсивного счетчика соответственно , первые входы в каждой паре элементов совпадени соединены между собой и подключены к пр мому выходу соответствующего блока обратной св зи, инверсный выход каждого из которых соединен с первыми входами всех блоков обратной св зи, вторые входы которых соединены с выходё1ми старших разр дов соответствующих основных дес тичных реверсивных счетчиков , вторые входы Л пар элементов совпсщени подключены к входной шине устройства и к выходу тактирующего элемента И, первый вход которого соединен с выходом тактового генератора а второй вход подключен к управл ющему выходу ivi-ro преобразовател и к выходам ) блоков управлени , первые входы каждого из которых соединевы с управл ющими выходами соответствующих преобразователей, вторые входы соединены между собой и подключены к дополнительному выходу i-го преобразовател , а третьи входы блоков управлени соединены с .дополнительными выходами (ю-1)-го преобразовател . 2. Измеритель по п. 1, отличающийс тем, что преобразова тель содержит четыре элемента И, первые входы которых вл ютс разр дными входами преобразовател , второй вход первого элемента И соединен с выходом четвертого разр да четырехразр дного тактового счетчика и с первым входом п того элемента И, тре тий вход первого элемента И соединен с вторым входом третьего элемента И и с выходом первого разр да четырехразр дного тактового счетчика, второ вход второго -элемента И соединен с вторым входом п того элемента И и с инверсным выходом первого разр да четырехразр дного тактового счетчика, выход которого вл етс дополнительным выходом преобразовател , третий вход второго элемента И соединен с выходом второго разр да четырехразр дного тактового счетчика, третий вход третьего элемента И соединен с вторым входом четвертого элемента И и с инверсным выходом четвертого разр да четырехразр дного тактового счетчика , а выходы всех четырех элементов И подключены к входам блока сборки, выход которого вл етс управл ющим выходом преобразовател . 3. Измеритель по п. 1 и 2, отличающийс тем, что блок обратной св зи содержит элемент совпадени , выход которого вл етс инверсным выходом блока обратной св зи и соединен с входом инвертора, выход которого вл етс пр мым выходом блока обратной св зи. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 194185, кл. G 01 R 23/10.