SU1013964A1 - Вычислительное устройство дл датчиков с частотным выходом - Google Patents

Description

ки в единицу перэого счетчика  вл етс  вторым управл ющим входом узла тарировки, вход установки в ноль второго счетчика и вход разрешени 

записи регистра объединены и  вл ютс  третьим управл ющим входом узла тарировки, а выход регистра  вл етс  выходом узла тарировки.

Изобретение относитс  к вычислительной и информационно измерительной технике и может быть использова но в качестве преобразовател  инфор мации , получаемой с датчиков с част ным выходом, в частности струнных, пьезоэлектрических и т.д. Известно устройство, содержащее в каждом измерительном канале после довательно соединенные усилитель, триггер Шмитта и удвоитель частоты, счетчик, выход которого через регис подключен к соответствующему входу арифметического.блока, блок управле ни  и регистр индикацииfl 3. Недостатком устройства  вл етс  небольшой коэффициент использовани  оборудовани , так как устройство предназначено дл  работы с датчиком имеквдим одну измерительную и одну опорную частоты. Наиболее близким по технической сущности к изобретению  вл етс  вычи лительное устройство, содержащее в каждом измерительном канале послед вательно соединенные усилитель, триг гер Шмитта и умножитель частоты, счетчик, причем входы усилителей сое динены с соответствующими входами устройства, первый, второй и третий регистры, блок управлени ,KOMiviyTaTOp арифметический блок, выход которого через выходной регистр соединен с блоком индикации, выход которого  вл етс  выходом устройства, управл ющие входы счетчиков, первого, второго и третьего регистров, комлутатора , ари4 1етического блока, выходного регистра и блока индикации соединены с соответствующими выходами блока управлени , вход которого соединен с выходом блока посто нной пам ти Недостатком устройства  вл етс  пониженна  точность вычислений, поскольку оно не учитывает начальную частоту датчика. Целью изобретени   вл етс  повышение точности вычиcлeFшй, Поставленна - цель достигаетс  тем, что в вычислительное устройство , содержащее в каждом измерительном канале последовательно соединенные усилитель, триггер 13митта и умно житель частоты, счетчик, причем входы усилителей соединены ,с соответствующими входами устройства, первый, второй и третий регистры, блок управлени , коммутатор, арифметический блок, выход которого через выходной регистр соединен с блоком индикации, выход которого  вл етс  выходом устройства , а управл кидие входы счетчиков , первого, второго и третьего регистров, коммутатора, арифметического блока, выходного регистра и блока индикации, соединены с соответствук дими выходами блока управлени , вход KOTOporQ соединен с выходом блока посто нной пам ти, введены первый , второй и третий узлы тарировки, четвертый регистр и второй коммутатор, причем выходы умножителей частоты и счетчиков измерительных каналов первой группы соответственно соединены с входами первого коммутатора, выход которого соединен с информационным входом четвертого регистра, управл ющий вход которого соединен с соответствующим выходом блока управлени , выходы триггеров 1Ш 1Итта измерительных каналов первой группы соответственно соединены, с первыми информационными входами первого, второго и третьего узлов тарировки, выходы триггеров Шмитта измерительных каналов второй группы соответственно соединены с вторыми информационными входами первого, второго и третьего узлов тарировки, выходы первого, второго, третьего и четвертого регистров, первого, второго и третьего узлов тарировки соединены с соответствующими входами второго коммутатора, выход которого соединен с входом арифметического блока, а управл ющий вход соединен с соответствующим выходом блока управлени , первый, второй и третий управл ющие входы первого, второго и третьего узлов тарировки соответственно объединены и сое.циненыс соответствующими выходами блока управлени  и с шиной опорной частоты устройства . Кроме того, каждый узел тарировки содержит вычитатель частот, триггер, элемент И, первый и второй счетчики и регистр, выкод вычитател  частот соединен со счетным входом первого счетчика, информационный выход которого соединен с первым входом злемаита И, выход переноса первого счетчикд-соединен , с входом установки в ноль триггера, инверсный выход которого соединен с установочным входом первого счетчика, выход элемента И соединен со счетным входом второго счетчика, выход которого соединен с информационным входом регистра , тактовый вход вычитател  час тот и второй вход элемента И объединены и  вл ютс  первым управл ющим входом узла тарировки, первый и второй входы вычитател  частот  вл ютс  соответственно первым и вторым инфор мационными входами узла тарировки, вход установки в единицу первого счетчика  вл етс  вторым управл ющим входом узла тарировки, вход установки в ноль второго счетчика и вход разрешени  записи регистра объединен и  вл ютс  третьим управл ющим входо узла тарировки, а выход регистра  вл етс  выходом узла тарировки. На фиг.1 представлена функциональ на  схема устройства; на фиг.2 функциональна  схема блока управлени ; на фиг.З - функциональна  схем узла тарировки; на фиг.4 - функциоНсшьна  схема арифметического блока Вычислительное устройство дл  дат чиков с частотным выходом содержит информационный вход 1 с входными шинами 1,., 1, информационный вход 2 с входными шиншли 2 , 2, 2 усилители 3, 3.у , 3, 3, у триггеры Шмитта 4 , .. , 4 , 431 , 14 423,умножители 5 . / 5 , / Sji частоты, первый коммутатор б, узлы 7 , 7, 7.j тарировки счетчики 8 , 8 .8 , 8, 8, 83 регистры 9 , 9,2.1 , 9 , 9 , арифметический блок 10, выходной регистр 11, блок 12 индикации, блок 13 упра лени , блок 14 посто нной пам ти, второй коммутатор 15, шину 16 опор-: ной частоты и шину 17 кода команды Тарировка причем в каждом измерительном канале усилитель 3 , триг гер Шмитта 4 и умножитель частоты последовательно соединены (iномер измерительного канала, выход триггеров Шмитта 4 , 4 и , сое динены со счетными входами счетчиков 8 , 8 и 8 соответственно и с первыми входами узлов 7 , 7а,и 7э тарировки соответственно, выходы триггеров Шмитта 4, , и 4 .соединены со счетными входами счетчиков 8 , 82 и соответственно и с вторыми входагли узлов 7 , и 7 тарировки соответственно , выходы умножителей 5 , 5, и 5j частоты и выходы счетчиков 8 , и соединены с соответствую щими входами первого коммутатора б, выход которого соединен с информационньвл входом регистра 9 , выходы умножителей 5 , . и 5,j частоты соединены с информационными входами регистров 9 , 9 и 9.j соотвётственно , выходы счетчиков 8 , 8и 8 соединены с входами разрешени  записи регистров 9 , 9 и 9, соответственно, выходы регистров гл I г-i гз выходы узлов 7, 7, 7 тарировки соединены с соответствующими входами второго коммутатора 15, выход которого соединен с входом арифметического блока 10, .юследовательно соединенного с выходньм регистром 11 и блоком 12 индикации, управл ющие входда первого и второго коммутаторов б и 15 соединены с соответствующими вьвсодами блока 13 управлени , установочный выход которого соединен с входами установки в ноль счетчиков 8 , 8 г 8 , 8,, 22 2г и регистров .9 , a-i ai a-i первые управл ющие входы узлов 7 , 7 и Ij тарировки объединены и соединены с шиной 16 опорной частоты устройства,, вторые и третьи управл юоше входы узлов 7 , 7 и 7 тарировки соответствед но объединены и соединены с соответствующими выходами блока 13 управлени , другие соответствующие выходы которого соединены с управл ющими входами арифметического блока 10, выходного регистра 11 и блоЬа 12 индикации, первый вход блока 13 управлени  соединен с шиной 17 кода команды Тарировка, а второй вход - . с выходом блока 14 посто нной, йам ти устройства. Блок 13 управлени  содержит генератор 18 тактовых импульсов, дааифратор 19 кода команда Тарировка, устройство 20 синхронизации, блок21 распределени  импульсов, состо щий из блока элементов И 22 и блока элементов ИЛИ 23, регистр 24, причем вход дешифратора 19  вл етс  первым входом блока 13 управлени , выход дешифратора 19 соединен с управл ющим входом устройства 20 синхронизации , тактовый вход которого соединен с выходом генератора 18 тактовых импульсов, первые входы блока элементов И 22 и информационные входы регистра 24  вл ютс  вторым входом блока 13 управлени , вторие входы блока элементов И 22 объединены и соединены с входом разрешени  записи регистра 24 и с выходом генератора 18 тактовых имнульсов, выходы блока элементов И 22 соединены с соответствующими входами блока элементов ИЛИ 23. Каждый из узлов 7 , 7, 7 тарировки содержит вычитатель 25 частот, триггер 26, элемент И 27, первый и второй счетчики 28 и 29 и регистр 30, причем выход вычитател  25 частот соединен со счетным входом первого счетчика 28, информационный выход которого соединен с первым входом элемента И 27, выход переноса первого счетчика 28 соединен с входом установки в ноль триггера 26, инверсный выход которого соединен с установочным входом первого счетчика 28, выход элемента И 27 соедине со счетным входом второго счетчика 29, выход которого соединен с информационным входом регистра 30, тактовый вход вычитател  25 частот и второй вход элемента И 27 объединены и  вл ютс  первым управл юцщм входом . узла 7 тарировки, первый и второй входы вычитател  25 частот  вл ютс  соответстве.нно первым и вторым информационными входами узла 7 тарировки , вход установки в единицу первого счетчика 28  вл етс  вторым управл ю щим входом узла тарировки, вход установки в ноль второго счетчика 29 и вход разрешени  записи регистра 30 объединены и  вл ютс  третьим управл ющим входом узла 7,- тарировки, а выход регистра 30  вл етс  выходом узла тарировки.

Арифметический блок 10 состоит из узла 31 управлени  и исполнительного устройства 32. Узел 31 управлеНИН содержит последовательно соединенные программируемую логическую матрицу 33 и операционный регистр 34, причем вход программируемой логической матрица 33  вл етс  информационным входом узла 31 управлени , а выход операционного регистра 34  вл етс  выходом узла 31 управлени , вход синхронизации которого соединен с управл ющим входом операционного регисгра 34, ч

Исполнительное устройство 32 содержит коммутатор 35 регистрового запоминающего устройства, регистрово запоминающее устройство 36, коммутатор-37 рабочего регистра, рабочий , регистр 38, коммутаторы 39 и 40 oneрандов , коммутатор 41 дополнительног регистра, дополнительный регистр 42, арифметико-логическое устройство

43и коммутатор 44 выходных данных, причем первые входы коммутаторсэв 35, 37,39 40 и 41 объединены и  вл ютс  информационным входом исполнительного устройства 32, вторые входы коммутаторов 35 и 37 и выход коммутатора

44объединены и  вл ютс  выходок исполнительного устройства 32, вы™ ход коммутатора 35 соединен с входом запоминающего устройства 36, выходы которого соединены соответственно с вторыми входами коммутаторов 39 и

40, выход коммутатора 37 соединен с входом рабочего регистра 38, выход которого соединен с третьим входом коммутатора40, коммутатора

41 соединен с входом дополнительного регистра 42, выход которого соединен с. четвертым входом коммутатора 40 и вторым входом коммутатора 41, выходы коммутаторов 39 и 40 соединены соответственно с входами арифметикологического устройства 43, выход которого соединен с первым входом коммутатора 44 выходных данных, второй вход коммутатора 44 соединен с выходом коммутатора 39.

Устройство работает следующим Образом.

Информационные сигналы с выходов трех дифференциальных пар датчиков ( с первого датчика каждой пары сигнал поступает на соответствующую шину входа 1, с второго датчика - на соответствующую шину входа 2) или с трех пар датчик - источник опорного сигнала обрабатываютс  параллельно во. времени в трех идентичных каналах, каждый из которых содержит две функциональные цепочки элементов. Впервой функциональной цепочке канала производитс  обработка сигнала, поступившего на вход 1 устройства, во. второй функциональной цепочке этого же канала, поступившего на вход 2 устройства ( входные шины при этом имеют одинаковые индексы).

В арифметическом блоке 10 обработка сигналов каждой пары датчиков происходит последовательно во времени согласно задающей программе ..

Один из трех каналов параллельной обработки работает следующим образом.

На входы 1 и 2,| поступают информационные сигналы с частотами f и f При прохождении входных сигналов через усилители 3 и 3/2.-1 и триггеры Шмитта 4 и 42 формируютс  последовательности пр моугольных импульсов с частотами следовани  и f , поступающие затем на входы умножителей

, частоты, на счетные вхо-i-t

ды счетчиков 3 и 8. шотульсов, на информационные .входы узла 7 .тарировки . Умножители 5 ;и 521частоты i при этом осуществл ют умножение частоты следовани  импульсов в К раз. При опросе данного канала выходы умножител  5 и счетчика 8 через коммутатор б подключаютс  к информационному входу ра.гистра 9 , что обеспечивает занесение в регистр 9 параллельный двоичный код в соответствии с выражениет:

выходной код при -S -м опро се данного канала, цикл внутреннего опроса; частота следовани  импульсов на Еходе умножител.  5.

Одноэременно в регистр Oj заноситс  код в. соответствии с выражением

М,.;

Далее коммутатор 15 поочередно подключает регистры 9 и 92 к входу арифметического блока 10, в котором происходит обработка результатс в опросов по внутреннему циклу устройства , при этом вычисл етс  код в соответствии с выражением

-. р

Результат X И; хранитс  во внут

ренней пам ти арифметического блока . При таком структурном построении устройства можно получить многоразр

р дное число г N: при использовании

jro d малоразр дных счетчиков 8 -и что существенно- снижает требовани  к быстродействию счетчиков 8 -ц и 8 Измерение начальной разности частот производитс  следующим образом.

При подаче на шину 17 кода команды Тарировка на четвертом выходе блока 13 управлени  вырабатываетс  импульс, который,поступа  на входы запуска узлов 7 , 7, 1-) тарировки приводит их в исходное состо ние и дает команду, по которой начинаетс  измерение начальной разностной частоты . Одновременно в шину 16 поступает импульсна  последовательность опорной частоты оп котора  проходит на входы синхронизации узлов Ti г тарировки.

При опросе данного канала вслед за счетчиками 8 , 8 и умножите- . л ми 5 и 52 опрашиваетс  узел 7 тарировки, при этом на его выходе вырабатываетс  двоичный код в соответствии с выражением

. i

on

-rO

±11 ±21

где выходной .код узла тариров- 50 ки при О- м опросе;

tj - цикл внутреннего опроса; { и S°- входные частоты по данно . му каналу в начальных услови х . Когда производитс  тарировка;

оп опорна  частота. Далее этот код через коммутатор 15 поступает на вход арифметического блока 10, где происходит обработка результатов опросов по внутреннему циклу устройства в соответствии с выражением

р р .N:.--I

-- м .-го го i )-0 31 3-0 . Р.

Результат I Х;. хранитс  во внут; 3

ренней пам ти арифметического блока 10. Другие два канала с входными

3 и 123Р частотами 2 и i, ботают аналогично.

Следует отметить, что дл  получени  высокой точности при ограниченном времени измерени  необходимо чтобы разностна  частота fp г -{. отличалась от нул . Особенно неблагопри тен дл  проведени  тарировки случай, если значение fp колеблетс  около нул  в ту и другую сторону в процессе измерени . В предлагаемом устройстве к датчикам предъ вл етс  требование: ° 7 °,. f f I,. Причем диапазон значений начальной разностной частоты и число периодов и, длительность которых измер етс  мри тарировке, выбираютс  исход  из требу емой точности и допустимого времени измерени . Т.е. узлы тарировки могут обеспечить высокую точность только в более ограниченном диапазоне , чем,весь диапазон входных частот

При правильном выборе значений fp и и измерение начальной разностной частоты в таком устройстве может быть произведено с погрешностью меньшей, чем цена единицы младшего, разр да арифметического блока 10.

Это объ сн етс  тем, что. при предлагаемом методе измерени  начальной

разности частот число к° -f°

H-t 2.Н

может быть выбрано больше, чем емкость разр дной сетки блока 10.

Н б/гону 15 От S/iona /J

Claims (2)

1. (5 4)(5 7) 1.ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ ДАТЧИКОВ С ЧАСТОТНЫМ ВЫХО ДОМ, содержащее в, каждом измерительном канале последовательно соединенные усилитель, триггер Шмитта и умножитель частоты, счетчик, причем входы усилителей соединены с соответствующими входами устройства, первый, второй и третий регистры, блок управления, коммутатор, арифметический блок, выход которого через, выходной регистр соединен с блоком индикации, выход которого является выходом устройства, управляющие входы счетчиков, первого, второго и третьего регистров, коммутатора, арифметического блока,' выходного регистра и блока индикации соединены с соответствующими выходами блока управления, вход которого соединен с выходом блока постоянной памяти, отличающееся тем, что, с целью повышения точности вычислений, в него введены первый, второй и третий узлы тарировки, четвертый регистр и второй коммутатор, причем выходы умножителей частоты и счетчиков измерительных каналов первой группы соответственно соединены с входами первого коммутатора., выход которого соединен с информационным входом четвертого регистра, управляющий вход которого соединен с соответствующим выходом блока управления, выходы триггеров Шмитта изме рительных каналов первой группы соответственно соединены с первыми информационными входами первого, второго и третьего узлов тарировки, выходы триггеров Шмитта измерительных каналов второй группы соответственно соединены с вторыми информационными входами первого, второго и третьего узлов тарировки, выходы первого, второго, третьего и четвертого регистров, первого, второго и третьего узлов тарировки соединены с соответствующими входами второго коммутатора, выход которого Соединен с входом арифметического блока, а управляющий вход соединен с соответствующим выходом блока управления, § первый, второй и третий управляющие входы первого, второго и третьего узлов тарировки соответственно объединены и соединены с соответствукхцими выходами блока управления и с шиной опорной частоты устройства.
2. 2. Устройство по п.1, о т л и чающееёя тем, что каждый узел тарировки содержит вычитатель частот , триггер, элемент И, первый и второй счетчики и регистр, причем выход вычитателя частот соединен со счетным входом первого счетчика, информационный выход которого соединен с первым входом элемента И, выход переноса первого счетчика соединен с входом установки в ноль триггера, инверсный выход которого соединен с установочным входом первого счетчика, выход элемента И соединен со счетным входом второго счетчика, выход которого соединен с информационным входом регистра, тактовый вход вычитателя частот и второй вход элемента И объединены и являются первым управляющим входом узла тарировки, первый и второй входа вычитателя частот являются соответственнг первым и вторым информационньпли входами узла тарировки, вход установ

   SU ... 1013964 А

   1613964 ки в единицу первого счетчика является вторым управляющим входом узла тарировки, вход установки в ноль” второго счетчика и вход разрешения записи регистра объединены и являются третьим управляющим входом узла тарировки, а выход регистра является выходом узла тарировки.