SU758166A1

SU758166A1 - Цифровой фильтр 1

Info

Publication number: SU758166A1
Application number: SU782679603A
Authority: SU
Inventors: Aleksandr A Petrovskij; Aleksandr E Leusenko
Original assignee: Mi Radiotekh Inst
Priority date: 1978-11-01
Filing date: 1978-11-01
Publication date: 1980-08-23

Description

Изобретение относится к цифровой вычислительной технике и может быть применено в системах обработки информации, информационно-измерительных системах, в устройствах прогнозирбвания случайных сигналов.

Известен цифровой фильтр, который построен в виде спецвычислителя, где отсчеты входного сигнала обрабатываются поразрядно, содержащий два циклических регистра, первый для задержки входного сигнала, а второй для хранения значений весовой функции, выходы регистров соединены с соответствующими входами двухвходового элемента И, выход которого подключен к коммутатору, выходы коммутатора соединены с соответствующими входами разрядов двоичного счетчика, где образуется код выходного значения фильтра [ 1 ].

Таким образом, операции, выполняемые устройством, сводятся к логическому умножению (конъюнкции) двух двоичных цифр, суммированию многоразрядного кода и единицы и к сдвигу информации в регистре.

Недостатком данного цифрового фильтра является малое быстродействие, вследствие

2

того, что ведется поразрядная обработка информации.

Наиболее близким к изобретению по технической сущности является цифровой фильтр, содержащий блок памяти, блок управления, блок памяти весовых коэффициентов, умножитель й накапливающий сумматор, вход которого соединен с выходом умножителя, первый вход которого подключен к первому выходу блока памяти весовых коэффициентов, вход которого соединен с выходом блока управления, второй вход умножителя соединен с выходом блока памяти [2].

Цифровой фильтр выполняет операцию свертки с перемещающимся окном относительно входного сигнала χ_η·

Уп \^Σ 9<·^χκ-κ· О

Фильтр состоит из 2 N линий задержек,

устройства, выполняющего (2Ν +- 1) операций

умножения задержанных отсчетов входного сигнала на весовые коэффициенты д_к,

и сумматора. Задержка дискретных отсчетов

3

758166

4

входного сигнала, их хранение и сдвиг выполняются с помощью блока оперативной памяти (БОП)_; первый вход которого является входом устройства в целом, а выход соединен с первым входом блока умножения, выход которого под- $ ключей к накапливающему сумматору, выход блока формирования коэффициентов соединен со вторым входом блока умножения, а выход блока управления подключен ко второму входу БОП и входу блока формирования коэффици- до ентов, выход накапливающего сумматора является выходом устройства в целом.

Недостатком данного цифрового фильтра является малое быстродействие. Снижение быстродействия в приведенной структуре обусловлено лишними операциями на организацию сдвига входной последовательности хц в БОП.

Это время равно

'с,- ^2ΝΛ, ⁺ (*"♦ <²> _и

где ί „ — время сдвига входной последосд X

вательности;

I - время считывания информации из БОП;

I - время записи информации в ²⁵

Данное время имеет значительную величину, так как количество весовых коэффициентов достигает значительного числа: 256, 512 и более.

Таким образом, недостатком известных цифровых фильтров является низкое быстродействие.

Цель изобретения - увеличение быстродействия цифрового фильтра за счет сокращения времени сдвига входной последовательности.

Поставленная цель достигается тем, что в цифровой фильтр, содержащий блок памяти, блок управления, блок памяти весовых коэффициентов, умножитель и накапливающий сум- ₄₀матор, вход которого соединен с выходом умножителя, первый вход которого подключен к первому выходу блока памяти весовых коэффициентов, вход которого соединен с выходом блока управления, второй вход умножителя ₄₅соединен с выходом блока памяти, введены дешифратор, элемент И, две группы элементов И, причем второй выход блока памяти весовых коэффициентов соединен со входом дешифратора, выход которого соединен’с первыми входами элементов И первой и второй групп, и первым входом элемента И, выход которого подключен к первому входу блока памяти, второй вход которого соединен с выходами элементов И первой группы, вторые входы которых являются входами фильтра, при этом выход накапливающего сумматора соединен со вторыми входами элементов И второй группы, выходы которых являются выходами фильтра,

а выход блока управления соединен со вторым

входом элемента И.

Время сдвига входной последовательности в этом случае равно времени записи в память нового элемента входной последовательности х_?ъ+ ν + 1 на место х

(ν = 0,1, ..., 2Ν),

ί = 1 (3)

сд -X зал ,

Быстродействие работы фильтра складывается из г, . и Г - времени вычисления сум^Д· X 21

мы (1) и равно

¹Ф

(4)

— время умножения,

а^ (2Ν + 1>-(г_сч + г_умн +г_сл), где I

умн

» - время сложения.

Выигрыш в. быстродействии в данном случае составляет с учетом формул (2)-(4)

-зал-Ж- _{т 1θθ}

(^2Ν * <4,

На чертеже приведена блок-схема цифрового фильтра.

Цифровой фильтр содержит блок 1 управления, блок 2 памяти коэффициентов, блок 3 умножения, накапливающий сумматор 4, блок 5 (оперативной) памяти, дешифратор 6, элемент И 7, первую группу элементов И 8 и вторую группу элементов И 9.

Цифровой фильтр работает следующим образом в установившемся режиме.

Из блока 1 управления поступают импульсы в блок 2 памяти коэффициентов и через элемент И 7 в блок 5 памяти, а именно в адресные счетчики коэффициентов д_к и входной последовательности х^. Из блока 5 памяти в блок 3 умножения считывается соответствующий элемент входной последовательности х^, а из блока памяти коэффициентов соответствующий весовой коэффициент д^. Результат умножения суммируется с содержимым накапливающего сумматора 4. Затем поступает следующий импульс из блока 1 управления в блоки 5 и 2 памяти, в блоке 3 умножения происходит вычисление соответствующего произведения 9^-х^ согласно формуле (1), которое затем суммируется с содержимым накапливающего сумматора 4. Содержимое счетчика адреса коэффициентов д^ изменяется от нуля до 2Ν, начиная с кода нуля. А содержимое счетчика адреса входной последовательности х^ изменяется также от 0 до 2Ν, но· счет начинается с кодов 0, 2Ν — и, где ν - 0,1, ..., 2Ν, При этом счетчики адреса и изменяются одновременно, но счетчик адреса д^ начинает счет с нуля, поэтому на один импульс сГн увеличивается больше, чтобы не происходило увеличение на данную единицу адресного счетчика входной последова5

758166

6

вибропроцессами позволяет формировать более

широкополосные случайные процессы. Данный

метод адресации может быть выгодно использован и в цифровом рекурсивном фильтре.

тельности х₄, дешифрируется дешифратором 6 комбинация 2Ν ацресного счетчика коэффициентов д_к блока 2 памяти коэффициентов и на вход элемента И 7 поступает запрещающий сигнал, одновременно данный сигнал с выхода де- 5 шифратора 6 поступает на инверсный вход элементов И 9, а на выход устройства с накапливающего сумматора 4 выдается полученный выходной отсчет у_п, также на вход элементов И 8 и в блок 5 памяти записывается очередное зна- ,0 чение входной последовательности Хи+зТИ на

место χ_λ_(2ν-'·Η·9)ι,’ ^{где ν = 0,1}..... ^2ΧΜ· ^На

этом цикл получения у_м по (1) заканчивается. Следующим' импульсов блока 1 управления счетчик адреса коэффициентов д^ блока 2 памя-15 ти коэффициентов устанавливается в первоначальное состояние, в блок 3 умножения считывается коэффициент д₀, при этом на выходе дешифратора 6 появляется разрешающий импульс, а значит на входе элемента И 7. Следу- 20 ет отметить, что данный импульс блока 1 управления, который устанавливает счетчик адреса коэффициентов блока 2 памяти коэффициентов в ноль, не проходит в блок 5 памяти, так как в это время на выходе дешифра- 25 тора 6 запрещающий сигнал и элемент И 7 закрыты. Следовательно, в блок 3 умножения считывается вновь записанный элемент входной последовательности ху^Ч и ^на выходе блока 3 умножения получается произведение д₀'Хщ.^, 30 Далее работа цифрового фильтра продолжается так же, как описан предыдущий цикл, только в данном случае получается отсчет выходной последовательности. Следует отметить, что в начале вычисления у накапливающий сумма- 35 тор 4 обнуляется.

Использовани" новых элементов: дешифратора, элемента И, групп элементов И выгодно отличает предлагаемый цифровой фильтр от известного, так как увеличивается быстродействие 40 устройства. В результате этого увеличивается сфера применения цифрового фильтра. Использование его в качестве блока цифровой системы формирования и управления случайными

Claims

Формула изобретения

Цифровой фильтр, содержащий блок памяти, блок управления, блок памяти весовых коэффициентов, умножитель и накапливающий сумматор, вход которого соединен с выходом умножителя, первый вход которого подключен к первому выходу блока памяти весовых коэффициентов, вход которого соединен с выходом блока управления, второй вход умножителя соединен с выходом блока памяти, отл ичающийся тем, что, с целью увеличения быстродействия, в него введены дешифратор, элемент И, две группы элементов И,причем второй выход блока памяти весовых коэффициентов соединен со входом дешифратора, выход которого соединен с первыми входами элементов И первой и второй групп и первым входом элемента И, выход которого подключен к первому входу блока памяти, второй вход которого соединен с выходами элементов И первой группы, вторые входы которых являются входами фильтра, при этом выход накапливающего сумматора соединен со вторыми входами элементов И второй группы, выходы которых являются выходами фильтра, а выход блока управления соединен со вторым входом элемента И.