SU1555826A1 - Цифровой фильтр - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Цель изобретени  - повышение быстродействи . Цифровой фильтр содержит адресные счетчики 1,6 и 14, блок пам ти (БП) 2 адресов, адресный регистр 3, БП 4 промежуточных результатов, регистры 5 и 12, БП 7 весовых коэффициентов, умножитель 8, коммутаторы 9 и 10, сумматор 11, БП 15 входных отсчетов и блок 17 синхронизации. Цель достигаетс  введением коммутатора 9, с помощью которого цикл вычислени  выходного отсчета фильтра осуществл етс  за восемь тактов. 4 ил., 2 табл.

Description

ел ел ел эо

S3 3

Изобретение относитс  к вычислительной технике и может быть использовано в системах цифровой обработки сейсмических, акустических и других сигналов.

Цель изобретени  - повышение быстродействи .

На фиг,1 приведена электрическа  структурна  схема цифрового фильтра; на фиг.2 - структурна  электрическа  схема блока синхронизации; на фигеЗ - пример импульсной характеристики цифрового фильтра; на фиг«4- временные диаграммы управл ющих сигналов в

Цифровой фильтр содержит первый адресный счетчик 1, блок 2 пам ти адресов, адресный регистр 3, блок 4 пам ти промежуточных результатов, первый регистр 5, второй адресный счетчик 6, блок 7 пам ти весовых коэффициентов , умножитель 8, допдлни- тельный коммутатор 9, коммутатор 10,

ле (1) результаты умножени  xvh,

31V- ч

XV-4.V

х v.f h5 запоминают10

15

20

с  и накапливаютс  в блоке 4 пам ти х промежуточных результатов. Промежуточные полученные результаты используютс  при получении входных отсчетов YV-MO Yv+4 Yv Произведение выходного стсчета на центральный коэффициент Ху. хранитс , так как оно принимает участие в вычислени х только один раз.

Рассмотрим вычисление U-ro выходного отсчета фильтра Yv при длине ИХ N 11, В этом случае третий адресный счетчик 14 работает по модулю Ml (N+l)/2 , второй адресный счетчик 6 - по модулю М2 (М1+1)/2 4, первый адресный счетчик 1 - по модулю МЗ N - 1 10. С целью упрощени  описани  работы цифрового фильтра будем считать, что прием информации во все регистры, умножитель , переключение счетчиков осу- сумматор 11, второй регистр 12, вы- 25 ществл етс  положительным перепадом

синхроимпульсов, режиму записи в блоки 4 и 15 соответствует нулевое значение на управл ющем входе, а режиму чтени  - единичное; сигналу переноса 30 счетчиков соответствует нулевое значение на выходе переноса; нулевое значение на управл ющем входе сумматора 11 соответствует режиму Суммирование с нулем, а единичное значение - режиму обычного суммировани . Цифровой фильтр осуществл ет фильт- 5 Адресаци  блока 15 пам ти входных

отсчетов обеспечиваетс  третьим адресным счетчиком 14, причем по синхроимпульсу на первом выходе 18 блока 17 синхронизации его значение измен етс  на единицу, а по синхроимпульсу на втором выходе 19 - на две единицы. Последовательность адресов, формируемых дл  записи входных от- АС счетов в блок 15, а также дл  чтени  исходных данных из него, приводитс 

ход 13, третий адресный счетчик 14, блок 15 пам ти входных отсчетов, вход 16, блок 17 синхронизации, выходы 18-26 блока 17 синхронизации,

Блок 17 синхронизации содержит счетчик 27, блок 28 посто нной пам ти и генератор 29 тактовых импульсов .

рацию входного сигнала согласно выражению

N-1

I

х v Ч

(1)

40

где h - весовые коэффициенты;

V- П

N

-отсчеты входного сигнала;

-длина импульсной характеристики (ИХ).

Дл  иллюстрации работы цифрового фильтра рассмотрим в качестве примера реализацию цифрового фильтра с импульсной характеристикой, представленной на фиг,3

Общее число коэффициентов равно 11, В силу симметрии общее число ненулевых коэффициентов равно (Ы+О/2+1 « 7, а число различных ненулевых коэффициентов равно 4 (3 боковых и 1 центральный). Дл  получе- , ни  выходного отсчета Yy по форму50

55

в табл. 1

Дл  адресации блока 7 пам ти весовых коэффициентов используетс  второй- адресный счетчик 6, который измен ет свое состо ние по сигналу с третьего выхода 20 блока I7, Дл  адресации блока 4 пам ти промежуточных результатов используетс  блок 2 пам ти адресов, в котором хран тс  адреса записи получаемых промежуточных результатов и адрес чтени  накопленного промежуточного результале (1) результаты умножени  xvh,

31V- ч

XV-4.V

х v.f h5 запоминают

с  и накапливаютс  в блоке 4 пам ти х промежуточных результатов. Промежуточные полученные результаты используютс  при получении входных отсчетов YV-MO Yv+4 Yv Произведение выходного стсчета на центральный коэффициент Ху. хранитс , так как оно принимает участие в вычислени х только один раз.

Рассмотрим вычисление U-ro выходного отсчета фильтра Yv при длине ИХ N 11, В этом случае третий адресный счетчик 14 работает по модулю Ml (N+l)/2 , второй адресный счетчик 6 - по модулю М2 (М1+1)/2 4, первый адресный счетчик 1 - по модулю МЗ N - 1 10. С целью упрощени  описани  работы цифрового фильтра будем считать, что прием информации во все регистры, ум

в табл. 1

Дл  адресации блока 7 пам ти весовых коэффициентов используетс  второй- адресный счетчик 6, который измен ет свое состо ние по сигналу с третьего выхода 20 блока I7, Дл  адресации блока 4 пам ти промежуточных результатов используетс  блок 2 пам ти адресов, в котором хран тс  адреса записи получаемых промежуточных результатов и адрес чтени  накопленного промежуточного результата У. Прошивка блока 2 пам ти адресов производитс  в соответствии с табл, 2. Дл  адресации блока 2 на- м ти адресов используютс  первый 1 и( второй 6 адресные счетчики, Необхо- димо учесть, что прошивка блока 2 пам ти адресов выполн етс  со сдвигом на один адрес по отношению к адресам блока 15 пам ти входных отсчетов и блока 7 пам ти весовых коэффициентов . Это необходимо дл  согласовани  длины цепочки формировани  слагаемых Y v х vh „ + х h г + x h + f и Y I x () h/+ xv.fh4 + + x h 4. дл  получени  выходного отсчета Y v Y „ + Y .

Адрес, прин тый из блока 2 в адресный регистр 3, хранитс  в нем два такта, причем в каждом нечетном такте цикла происходит чтение по этому адресу из блока 4 пам ти промежуточных результатов, а в каждом четном - запись по этому же адресу

Цикл вычислений выходного отсчета составл ет восемь тактов равных четырем тактам работы умножител  8. При этом за один такт умножени  выполн ютс  две операции сложени  на сумматоре 11. В исходном состо нии первый 1 и второй 6 адресные счетчики установлены в нулевое состо ние, а третий адресный счетчик 14 - в 001.

В первом такте в выходной регистр умножител  8 принимаетс  произведение Xyha , а во входные регистры соответственно входной отсчет х „ f и весовой коэффициент ht. Произведение xvne через дополнительный коммутатор 9 (нулевое значение на дев том выходе 26 блока 17) поступает на второй вход сумматора 1I, который в

В дев том такте (аналогич тьему) в выходной регистр ум

этом такте работает в режиме Сумми- 45 8 принимаетс  произведение х рование с нулем (нулевое значение на шестом выходе 23 блока I7),

а во входные регистры - х y.s

Произведение х h через до тельный коммутатор 9 поступае второй вход сумматора 11. С в 50 второго регистра 12 через ком 10 на первый вход сумматора 1 тупает накопленное значение Y выходе сумматора 11 формирует чение Y ., х ., h „ + х ... „ h „ +

Во втором такте сумма 0 . принимаетс  во второй регистр 12, На выходе умножител  8, по-прежнему, остаетс  произведение xvhe, которое через дополнительный коммутатор 9 поступает на второй вход сумматора 11 и вновь суммируетс  с нулем, Полученна  сумма Y

х

V V

4

V

1

поступает на вход блока 4 и записываетс  по адресу, наход щемус  в адресном регистре 3. По этому адресу

хранитс  накапливающийс  промежуточный результат дл  вычислени  выходного отсчета Y v+.t

В третьем такте на выходе умножи- ч тел  8 по вл етс  произведение х . -h, а во входные регистры принимаютс  соответственно значени  х v и h. Полученное произведение поступает на второй вход сумматора 11, где сумми-

руетс  с результатом Y V. X,

о

который поступает на сумматор с выхода второго регистра 12 через коммутатор 10 (по единичному значению на управ- л ющем восьмом выходе 25 блока 17). В этом же такте из блока 4 по адресу в адресном регистре 3 считываетс 

промежуточное значение Y1

V+b

5

0

5

В четвертом такте полученное в 0 предыдущем такте на выходе сумматора 11 значение + x v.2 h г при нимаетс  во второй регистр 12, В этом регистре происходит последовательное накопление следующих произ- х ,/..„ п„, х Ь4,

ведений: х v h0,

V-4

х hj (при этом умножение на нулевые коэффициенты не производитс ). В этом же такте в первый регистр 5 при- нимаетс  считанное в предыдущем такте значение Y , которое через коммутатор 10 (нулевое значение сигнала на восьмом выходе 25 блока 17) поступает на первый вход сумматора 11,

На выходе умножител  8 сохран етс  значение xv h, которое суммируетс  на сумматоре 11 с промежуточным

результатом Y v+t : Y yA Y

v+t

+ x

.

ft

Полученное значение Y v+t записываетс  в блок 4 по тому же адресу, где хранилось предыдущее значение

v

I у

В дев том такте (аналогично третьему ) в выходной регистр умножител 

8 принимаетс  произведение х

8 принимаетс  произведение х

V-4 « а во входные регистры - х y.s и hf.

Произведение х h через дополнительный коммутатор 9 поступает на второй вход сумматора 11. С выхода второго регистра 12 через коммутатор 10 на первый вход сумматора 11 поступает накопленное значение Y . На выходе сумматора 11 формируетс  значение Y ., х ., h „ + х ... „ h „ +х

V-4

В этом же такте из блока 4 с  промежуточное значение Y

считывает

v г °Д новременно происходит запись входно

го отсчета в блок 15 по единичному значению сигнала на четвертом выходе 21 блока 17. При этом состо ние третьего адресного счетчика 14 не измен етс  и запись осуществл етс  по тому же адресу, откуда в предыду щем такте произошло чтение отсчета х sj который участвовал в вычислении последний раз и умножалс  на центральный коэффициент h5.

В шестом такте работы устройства состо ние третьего адресного счетчика 14 увеличиваетс  на единицу (по сигналу с первого выхода 18 блока 17) По новому адресу происходит считывание выходного отсчета х 1, а из блока 7 считываетс  коэффициент Ь0. На выходе умножител  8 сохран етс  значение х 4 которое суммируетс  с промежуточным результатом Y , прин тым в этом же такте в первый регистр 5,

На выходе сумматора i1 имеетс  новое промежуточное значение Y у+4 : Y Vj Y 2 + х v-4 h4 которое записываетс  в блок 4.

Полученное в предыдущем такте значение суммы + х v 2 h + + принимаетс  во второй регистр 12.

В седьмом такте в выходной ре- гистр умножител  8 принимаетс  произведение х 5, а во входные регистры - соответственно х V4 f и h0„ считанные в предыдущем такте из блоков 15 и 7, На выходе сумматора 1 фор- мируетс  полное значение Y j Y v xvhB+xv zh2+x V,4h4+xv 5.hff

8этом такте из блока 4 считываетс  промежуточное значение Y J.

В восьмом такте работы устройства полученное в предыдущем такте значение Y V принимаетс  во второй регистр 12„ С выхода этого регистра Y v поступает через дополнительный коммутатор

9на второй вход сумматора 11 (еди- ничное значение сигнала на дев том выходе 26 блока 17) Одновременно в первый регистр 5 принимаетс  значение Y, которое через коммутатор 10 (нулевое значение сигнала на восьмом выходе 25 блока 17) затем поступает

на первый вход сумматора 11, На выходе сумматора 51 получают значение выходного отсчета Y v Y v + Yy, ко-,, торое в следующем такте принимаетс 

во второй регистр 12 и поступает на выход 13 цифрового фильтра,

Claims (1)

1. С дев того такта начинаетс  следующий цикл работы цифрового фильтра и работа в этом такте аналогична первому такту. Формула изобретени 

   Цифровой фильтр, содержащий блок синхронизации, последовательно соединенные первый адресный счетчик, блок пам ти адресов адресный регистр, блок пам ти промежуточных результатов и первый регистр, последовательно соединенные коммутатор, сумматор, выход которого подключен к входу блока пам ти промежуточных результатов, и второй регистр, выход которого  вл етс  выходом цифрового фильтра, последовательно соединенные второй адресный счетчик, выход переноса и выход которого соединены со счетным входом первого адресного счетчика и вторым адресным входом блока пам ти адресов соответственно,и умножитель, последовательно соединенные третий адресный счетчик, к управл ющим входам которого подключены первый и второй выходы блока синхронизации, и бцок пам ти входных отсчетов, второй вход которого  вл етс  входом цифрового фильтра, выход подключен к второму входу умножител , к третьему входу которого и к управл ющим входам второго адресного счетчика, адресного регистра и блока пам ти промежуточных результатов подключен третий выход блока синхронизации, четвертый , п тый, шестой, седьмой и восьмой выходы подключены к управл ющим входам блока пам ти входных отсчетов первого регистра, сумматора, второго регистра и коммутатора соответственно , отличающийс  тем, что, с целью повышени  быстродействи , между выходом умножител  и вторым входом сумматора введен дополнительный коммутатор, к второму входу которого подключен выход второго регистра и первый вход коммутатора , к второму входу которого подключен выход первого регистра, а к управл ющему входу дополнительного коммутатора подключен дев тый выход блока синхронизации

   1555826

   Таблица 1

   10

   1

   2 3 4 5 6 7

   Старшие разр ды адреса блока 4 (счетчик I)

   000 001 О

   О О

   000 001 010

   1 1 1

   0о

   01

   1О

   11

   6 5 4 3 2 I О

   Таблица 2

   Последовательность адресов чтени /записи блока 4

   /

   Л

   Л

   5

   72 Јli/4 567 8 4d9/fO П

   фиг.з

   Таты- 12345 678

   1111111

   з 26i

   5

   V

   Ью ST