SU1190456A1 - Цифровой умножитель частоты - Google Patents

Description

мейта ИЛИ, инверсному входу второго триггера и установочному входу шестого счетчика, информационные выходы первого буферного регистра соединены с информационными входами п;:того и шестого счетчиков, выход первого элемента И подключен к суммирующему входу п того счетчика и вычитающему входу шестого счетчика , выход второго элемента И подключен к вычитающему входу п того счетчика и суммирук цему входу ше итого счетчика, второй вход первого элемента И подключен к пр мому выходу второго триггера, второй вход второго элемента И подключен к инверсному выходу второго триггера.

выход отрицательного переполнени  п того счетчика подключен к пр мому входу второго триггера, второму входу третьего элемента ИЛИ и второму входу п того элемента ИЛИ, выход положительного переполнени  п того счетчика подключен к первому входу первого элемента ИЛИ, выход отрицательного переполнени  ше .стого счетчика подключен к второму входу четвертого элемента ИЛИ, выхо положительного переполнени  шестого счетчика подключен к второму входу входу первого элемента ИЛИ, выход третьего элемента ИЛИ подключен к входу перезаписи кода п того счетчика .

Изобретение относитс  к вычисли тельной, измерительной и радиотехнике и может быть использовано дл  получени  последовательности импул сов, частота следовани  которых в заданное число раз превыаает часто следовани  входных импульсов. Цель изобретени  - повьгаение точности умножени . На чертеже, изображена структурна  электрическа  схема цифрового умножител  частоты. Предлагаемое устройство содержи генератор 1. импульсов, первьй 2 и второй 3 элементы И, первый элемен ИЛИ 4, Формирователь 5 импульсного сигнала, первый 6 и второй 7 буфер нью .регистры, первый элемент 8 задержки , первый 9 и второй 10 счетчики , второй элемент ИЛИ 11, третий счетчик 12, первый 13 и второй 14 триггеры, третий элемент И 15, третий 16, четвертый 17 и п тый 18 элементы ИЛИ, четвертый 19, п тый 20 и шестой 21 счетчики, второй элемент 22 задержки. Цифровой умножитель частоты работает следующим образом. Входной периодический сигнал с периодом Tpj( поступает на формирователь 5, формирующий короткие пр моугольные импульсы, период которых равен Т . Генератор 1 вырабатывает стабильные импульсы с периодом следовани  , которые,поступают на суммирующий вход четвертого счетчика 19. На его выходе формируетс  импульсна  последовательность с периодом (Т(,/К), где К - коэффициент делени  четвертого счетчика 19, равный коэффициенту умножени  частоты. Этн импульсы поступают на суммирующий вход первого счетчика 9 и вйчитающий вход третьего счетчика 12. Первый импульс с выхода формировател  5 осуществл ет перезапись кодов из первого 9 и второго 10 счетчиков в первый 6 и второй 7 буферные регистры соответственно . Этот же сигнал, но задержанный в первом элементе 8 задержки на врем  перезаписи кодов, устанавливает в четвертом счетчике 19 код 00.,.О, в первом счетчике 9 - код П ... 1, во втором счетчике 10 код 011...1. Кроме того, этот же сигнал, проход  через второй элемент ИЛИ 11, осуществл ет перезапись кода из второго буферного регистра 7 в третий счетчик 12 и, проход  через третий элемент ИЛИ 16, осуществл ет перезапись кода из первого буферного регистра 6 в п тый счетчик 20. В то же врем  сигнал с выхода первого элемента 8 задержки, проход  через четвертый элемент ИЛИ 17, осуществл ет перезапись кода ив первого буферного регистра 6 в шестой счетчик 21,устанавливает второй триггер 14 в нулевое сЬсто ние. Этот же сигнал с выхода четвертого элемента ИЛИ 17, проход  через п тый элемент ШШ 18 устанавливает первый триггер 13 в нулевое положение.

За период времени Т на вход четвертого счетчика 19 поступает Tgjj (Т,/К| импульсов. Следовательно на суммирующий вход первого счетчика 9 поступает N Tgj,/Тр1 импульсов ,. Поэтому с учетом начального состо ни  первого счетчика 9, на суммирующий вход второго счетчика 10 поступает N2 {(Н,-1 ) импульсов . С учетом того, что исходным состо нием первого счетчика 9  вл етс  код 1 1 ... 1 , в нем за период Ty ,. зафиксируетс  код, равный дробной части результата делени  N,-1 на К, т.е. (N,-)/K-N2. , а не Ыд, так как первый импульс с выхода четвертого счетчика 19 устанавливает код 00...О в первом счетчике 9. За врем  Т во втором счетчике 10 фиксируетс  код , так как его исходное состо ние 011... 1 (спева младший разр д), т.е. первый импульс, поступивший на вход второго счетчика 10 с выхода первого счетчика это первый импульс, поступивший на вход первого счетчика 9, устанавливает в нем код 11... 1, а второй - код 00...О.

Следующий импульс с выхода формировател  5 также осуществл ет перезапись кодов из первого 9 и второго 10 счетчиков в первый 6 и второй 7 буферные регистры соответственно . При этом в первом буферном регистре 6 оказываетс  записанный уменьшенный на единицу код ошибки измерени  Тдд, а во втором буферном регистре 7 - уменьшенный на два код измер емой величины Трд.

Задержанный сигнал с выхода первого элемента 8 задержки оп ть устанавливает в исходное состо ние п&рвый 9, второй 10 и четвертый 19 счетчики и первый 13 и второй 14 триггеры. При этом в третьем счетчи1904564

ке 12 переписываетс  код N, Состо ние первого 6 и второго 7 буферных регистров не измен етс  в течение времени Tg , т.е. до прихода J следующего импульса с формировател  5. .

Импульсы с выхода четвертого . счетчика 19 с периодом следовани  Тд продолжают поступать на вычитающий вход третьего счетчика 12 и суммирующий вход первого счетчика 9. . При этом калщый импульс, паступающий на вычитающий вход третьего счетчика 12 зменьшает содержимое

15 последнего на единицу. Следовательно , через врем  () 1, код третьего счетчика 12 становитс  нулевым , а следующий импульс вызывает его отрицательное переполнение и на

20 его выходе возникает сигнал ( импульс), Этот импульс, проход  через вто- рой элемент 11 ИЛИ, осуществл ет запись в третий счетчик 12 кода Nj-l.

25 Интервал времени между моментом по влени  импульса на BbocdAe формировател  5 и моментом по влени  импульса на выходе третьего счетчика 12 равен . Если величина Igf такова, что Т вх/Тп ГТр, / , и (N,-{)/K(),,

то N,- Т гр - тт, т.е. погреш о к.п.

ность преобразовани  (умноже.ни ) частоты определ етс  лишь периодом следовани  тактовых импульсов. Такое условие вьшолн етс  крайне редко , поэтому погрешность преобразовани , если не вводить коррекцию, может оказатьс  Существенно большей и достигать значени  Т .

Коррекци  положени  вовремени выходного импульса осуществл етс  следующим образом.

Сигнал с выхода третьего счетчика 12, который осуществл ет перезапись кода из второго буферного регистра 7 в третий счетчик 12, поступает на пр мой вход первого

триггера 13, который при этом переходит в единичное состо ние сигнал с его инверсного -выхода открывает элемент И 15 дл  прохождени  через него высокочастотных импульсов с генератора I. Эти импульсы с периодом TQ/K проход т через открытый второй элемент И 3 (второй триггер 14 находитс  в нулевом положении на вычитающий вход п того счетчика 20 и суммирующий вход шестого счетчика 21. При этом в п том 20 и тестом 21 счетчиках содержитс  код Щ. Поэтому после поступлени  N -1 импульсов на вычитающий вход п того счетчика 20 он обнул етс ,- а следующий импульс вызывает его отрицательное переполнение .

Этот сигнал отрицательного переполнени  п того счетчика 20, проход  через п тый элемент ИЛИ 18 поступает далее на выход устройства и на инверсный вход первого триггера 13, блокиру  прохождение импульсов через элемент И 15. Коррекци  положени  во времени одного импульса закончена. Сигнал отрицательного переполнени  п того счетчика 20, проход  через третий элемент ИЛИ 16 осуществл ет перезапись кода из первого регистра 6 в п тый счетчик 20, а второй тршгер 14 переводит в единицу. Коррекци  протекает за врем  меньшее 1 (т.е. между тактами Тр и поэтому на работу третьего счетчика 12 вли ни  не ока-: зьшает.

Дл  уменьшени  погрешности преобразовани  положение первого выходного импульса смещено на относительно импульса, возникшего на выходе третьего счетчика 12. Поэтому следующий импульс должен быть смещен на 2N,T,/K и т.д. Код величины смещени  второго (и последующих четных ) импульса формируетс  на шестом счетчике 21. В исходном состо нии в последнем записан код . К моменту формировани  первого выходного импульса на суммирующий вход шестого счетчика 21 и на вьгчитагаций вход п того счетчика 20 поступает N, импульс.Следовательно , код должен быть 2N|-1. Если 2N, -1 -i К (к - емкость счетчика , равна  коэффициенту умножени  частоты, этот код хранитс  до прихода второго импульса с выхода третьего счетчика 12. Если же , то в момент достижени  кодом шестого счетчика 21 величины

0 К происходит его положительное переnoswefiHe . При этом возникает сигнал на соответствующем выходе шестого счетчика 21, который проходит через первый элемент ШТИ 4 и, задержавшись

5 на втором элементе 22 задер;жки, поступает на суммирующий вход третьего счетчика 12. При этом происходит увеличение содержимого кода третьего счетчика 12 на единицу. Последнее

0 влечет за собой увеличение интервала времени между, первым и вторым сигналами с выхода третьего счетчика 12 на величину Т. Остальные 2Nj-l-K импульсов коррекции с периодом T,/K

5 фиксируютс  на шестом счетчике 21.

Второй импульс с выхода третьего счётчика I2 оп ть переводит первый триггер 13 в единичное состо ние.

0 Импульсы с периодом с выхода

генератора 1 оп ть начинают, поступать на п тый 20 и шестой 21 счетчики. Однако в этот промежуток времени импульсы проход т через первьй эле- мент И 2 на суммирующий вход п того счетчика 20 (на нем накапливаетс  код величины коррекции положени  во времени третьего выходного сигнала) и на вычитающий вход шестого счетчика 21, при отрицательном переполнении .которого формируетс  второй выходной импульс. Он и проходит через п тый элемент ИЛИ на выход устройства. В дальнейшем работа цифрового умножител  частоты протекает анапогично описанному.

Claims (1)

1. ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий генератор импульсов, первый и второй элементы И, первые входы которых объединены, первый и второй элементы ИЛИ, формирователь импульсного сигнала, вход которого является входом цифрового умножителя частоты, первый, второй и третий счетчики, первый и второй буферный регистры, первый элемент задержки, при этом выход формирователя импульсного сигнала соединен с управляющим входом первого буферного регистра, управляющим входом второго буферного регистра и входом первого элемента задержки, выход которого подключен к установочным входам первого и второго счетчиков и первому входу второго элемента ИЛИ, второй вход которого подключен к выходу третьего счетчика, установочный вход третьего счетчика подключен к выходу второго элемента ИЛИ, информационные выходы второго счетчика подключены к информационным входам второго буферного регистра, информационные выходы которого подключены к информационным входам третьего счетчика, информационные выходы первого счетчика соединены с информационными входами первого буферного регистра, суммирующий вход второго счетчика подключен к выходу переполнения первого счетчика, отличающийся тем, что, с целью повышения точности умножения, введены первый и второй триггеры, третий, четвертый и пятый элементы ИЛИ, четвертый, пятый и шестой счетчики, третий элемент И и второй элемент задержки, при этом вход второго элемента задержки подключен к выходу первого элемента ИЛИ, а выходк суммирующему входу третьего счетчика, вычитающий вход третьего счетчика подключен к суммирующему входу первого счетчика и выходу четвертого счетчика, установочный вход четвертого счетчика подключен к выходу первого элемента задержки и первым входам третьего и четвертого элементов ИЛИ,выход генератора импульсов подключен к первому входу третьего элемента И и суммирующему входу четвертого счетчика, второй вход третьего элемента И подключен к неинверсному выходу первого триггера, выход третьего элемента И подключен к первому входу первого элемента И, прямой и инверсный входы первого триггера подключены соответственно к выходу третьего счетчика и выходу пятого элемента ИЛИ, который является выходом цифрового умножителя частоты, . выход четвертого элемента ИЛИ подключен к первому входу пятого элеSU „ 1190456

   X мента ИЛИ, инверсному входу второго · триггера и установочному входу шестого счетчика, информационные выходы первого буферного регистра соединены с информационными входами пятого и шестого счетчиков, выход первого элемента И подключен к суммирующему входу пятого счетчика и вычитающему входу шестого счетчика, выход второго элемента И подключен к вычитающему входу пятого счетчика и суммирующему входу шестого счетчика, второй вход первого элемента И подключен к прямому выходу второго триггера, второй вход второго элемента И подключен к инверсному выходу второго триггера, выход отрицательного переполнения пятого счетчика подключен к прямому входу второго триггера, второму входу третьего элемента ИЛИ и второму входу пятого элемента ИЛИ, выход положительного переполнения пятого счетчика подключен к первому входу первого элемента ИЛИ, выход отрицательного переполнения шестого счетчика подключен к второму входу четвертого элемента ИЛИ, выход¹ положительного переполнения шестого счетчика подключен к второму входу входу первого элемента ИЛИ, выход третьего элемента ИЛИ подключен к входу перезаписи кода пятого счетчика .