SU663068A1 - Цифровой умножитель частоты - Google Patents

Description

Изобретение относитс  к электросв зи и может быть использовано в информационно-измерительных системах различного назначени .

- Известен цифровой умножитель частоты , содержащий последовательно соединенные формирователь входного сигнала, управл ющий б.пок, первый вентиль и первый делитель частоты, а также последовательно соединенные генератор импульсов эталонной частоты, второй вентиль, второй делитель частоты, элемент И, элемент ИЛИ и первый блок дл  переноса, выход которого подключен к другому входу второго делител  частоты, а другой вход - к выходу нервого регистра пам ти, входом подсоединенного к первому входу второго регистра па ,м т,и, выход которого подключен к входу второго блока д.л  е еноса, а второй вход - к выходу первого вентил , другим входом подсоединенного к генератора импульсов эталонной частоты и входу триггера задержки, выход которого подключен к другому входу второго вентил , подсоединенного управл ющим входом к выходу управл ющего блока, другому входу элемента ИЛИ и первому входу третьего вентил  1.

Однако данньт умножитель не обеспечивает необходимой точности умножени  во всем диапазоне частот.

Целью изобретени   вл етс  повьннение верхней границы умножаемых частот при обеспечении высокой точности умрюжени  во всем дианазоне частот.

Дл  этого в цифровом умножителе частоты , содержащем последовательно соединенные формирователь входного сигнала, управл ющий блок, первый вентиль и первый делитель частоты, а также носледовательно соединенные генератор импульсов эталонной частоты, второй вентиль, второй делитель частоты,элемент И, элемент ИЛИ и первый блок дл  переноса, выход которого подключен к другому входу второго делител  частоты, а другой вход - к выходу первого регистра пам ти, входом подсоединенного к первому входу второго регистра пам ти, выход которого подключен к входу второго блока дл  переноса, а второй вход - к выходу вентил , другим входом подсоединенного к выходу генератора

arj.. lijii

.K;«:r. 1ШпуЛьсовТтаЖннои ч&йстьГ: гера задержки, выход которого подключен к другому входу второго вентил , подсоединённого управл ющим входом к выходу управл ющего блока, другому входу элемента ИЛИ и первому входу третьего вентил , выход третьего вентил  подключен к другому входу триггера, задержки через последовательно соединенные третий регистр пам ти, третий блок дл  переноса и сумматор, к другому входу которого подключен выход второго блока дл  переноса, другои вход которого подключен к выходу элемента И, при этом другой вход третьего блока дл  переноса подключен к выходу сумматора, а управл ющий его вход подсоединен выходу управл ющего блока, второй вход третьего вентил  подключен к входу первого делител  частоты, выходом подсоединенного к входу первого регистра пам ти и к другому входу управл ющего блока .- . На чертеже приведена структурна  электрическа  схема устройства. Цифровой умножитель частоты содержит последовательно соединенные формирователь 1 входного сигнала, управл ющий блок 2, первый вентиль 3 и первый делитель 4 частоты, а также последовательно соединенные генератор 5 импульсов эталонной частоты, второй, вентиль 6, второй делитель 7 частоты, элемент И 8, элемент ИЛИ 9 и первый блок 10 дл  переноса, выход которого подключен к другому входу второго делител  7 частоты, а другой вход - к выходу первого регистра 11 пам ти, входом подсоединенного к первому входу второго регистра 12 пам ти, выход которого подключен к входу первого блока 13 дл  переноса , а второй вход - к выходу первого вентил  3, другим входом подсоединенного к выходу генератора 5 импульсов эталонной частоты и входу триггера 14 задержки, выход которого подключен к другому входу второго вентил  6, подсоединенного управл ющим входом к выходу блока 2, Другому входу элемента ИЛИ 9 и первому входу третьего вентил  15, выход третьего вентил  15 подключен к другому входу триггера задержки 14 через последовательно соединенные третий регистр 16 пам ти, третий блок 17, предназначенный дл  переноса , и сумматор .18, к другому входу которого подключен выход второго блока 13, другой вход которой подключен к выходу элемента И 8, при этом другой вход третье го блока 17 дл  переноса подключен к выходу сумматора 18, а управл ющий его вход ПОДСОединен к выходу блока 2, второй вход третьего вентил  15 подключен к входу первого делител  4 частоты, выходом подсоединенного к входу первого регистра 11 пам ти и к другому входу блока 2. Устройство работает следующим образом . Ё исходном состо нии регистры 11, 12 и 16 и делители 4 и 7, а также триггер 14 наход тс  в нулевом состо нии. Все вентили 3, 6 и 15 закрыты. Коэффициент делени  делител  4 устанавливают равным К. Нажимают кнопку «Пуск, наход щуюс  в управл ющем блоке 2. При этом подготавливаетс  к работе формирователь 1.При переходе умножаемого сигнала, имеющего частоту fx, через нулевое значение, блок 2 вырабатывае сигнал Vijr , что приводит к открытию вентилей 3 и 15. Импульсы с частотой fo начинают поступать в делитель 4, регистры 12 и 16. При поступлении первого выходного импульса с делител  4 на вход управл ющего блока 2 последний вырабатывает сигнал VK, по которому вентиль 15 закрываетс . Таким образом в регистре 16 фиксируетс  число К-Следующим импульсом Ve содержи иое регистра 16 переноситс  в сумматор 18. За врем  первого периода TU -} импульсы с частотой fo поступают непрерывно как в делитель 4, так и в регистр 12, но с каждым выходным импульсом делител  4 показани  регистра 12 сбрасываютс  в нуль. В итоге к KOfiny пер-вого периода в .нем фиксируетс  число Лп, накопленное за промежуток времени от момента последнего выходного импульса делител  4 до конца первого периода Tiy. То же самое число Ап фиксируетс  ив делителе 4. В регистр 11 выходные импульсы делител  4, и к концу первого периода в нем фиксируетс  число„., „ т- По окончании периода Т, блок 2 вырабатывает сигнал Vzx, который закрывает вентиль 3, открывает вентиль 6 и переносит показани  регистра II в делитель 7. С этого момента начинаетс  процесс делеПИЯ последующих периодов на частоте fx на К частей (умножение частоты fx на К). Первый выходной импульс элемента И 8 переносит показани  регистра 11 в делитель 7 и показани  регистра 12 в сумматор 18. Если (К-А п) в сумматоре 18 больше нул , то на его выходе импульс не по вл етс . После второго выходного импульса элемента И 8 операци  ввода/с /в делитель 7, А п в сумматор 18 повтор етс . Если число К- , на выходе сумматора 18 импульс оп ть не по витс . По мере увеличени  числа выходных Импульсов элемента И 8 может оказатьс , что при некотором числе i (К 5, п 2 и, следовательно, i 3) величина (К-iAn) становитс  меньше нул , что приводит к по влению импульса на выходе сумматора 18, которыйпереносит из регистра 16 число К и, следовательно, в сумматоре 18 замен етс  полр.жительнре число ( п), а также через триггер 14 на некоторое врем  закроетс  вентиль 6. Очевидно, что очередной импульс с частотой fo через этот вентиль