SU1591042A1 - Интерполятор - Google Patents

Description

Изобретение относится к вычисли

2

тельной технике и может быть использовано в цифровых устройствах для формирования векторов в цифровых системах восстановления сжатой информации.

Цель изобретения - уменьшение аппаратурных затрат при организации многоканальных ^интерполяторов путем использования одних и тех же блоков для вычисления относительных приращений во всех каналах. Интерполятор содержит блоки 1, 2 памяти, вычитатели 3, 4, узел 5 вычисления обратной величины, умножитель 6, дешифратор 7, N блоков 14 суммирования и узел 32 синхроннэа,ции. I ил.

1591042

Изобретение относится к вычислительной технике, в частности к цифровым устройствам дЛя формирования векторов, и может быть использовано в $ цифровых системах восстановления сжатой информации.

Целью изобретения является уменьшение аппаратурных затрат при организации многоканальных интерполяторов, зд

На чертеже приведена структурная схема интерполятора,

Интерполятор содержит блоки 1 и .2 памяти, вычитатели 3 и 4, узел 5 вычисления обратной величины, умножи- 15 тель 6, дешифратор 7, триггеры 8 и 9, элементы И 10 и 11, элемент 12 задержки, счетчик 13, блоки 14,1-14,N суммирования, содержащие блок 15 памяти, регистры 16 и 17, схему 18 сравнения, 20 элемент И 19, накапливающий сумматор 20, счетчики 21 и 22, мультиплексор 23, входы величины выборки интерполятора 24, времени выборки интерполятора 25 и номера канала интерполятора 25 26, первый 27 и второй 28 стробирующие входы интерполятора, вход 29 сброса информации интерполятора, тактовый вход 30 интерполятора, вход 3! начальной установки интерполятора и зд узел 32 синхронизации.

Интерполятор работает следующим образом.

Перед началом работы на вход 31 поступает сигнал, который устанавливает счетчики 21 и 22 каждого из блоков 14 суммирования в нулевое состояние, счетчик 13 - в состояние, обеспечивающее задержку интерполирования относительно поступающих на входы 24 и 25 координат векторов (одна иэ координат несет временную информацию, выраженную количеством тактов интерполяции) на интервал, равный максимальному интервалу интерполяции, регистр 17 каждого из блоков 14 - в единичное состояние,

Координаты векторов (в дальнейшем выборки) поступают на входы 24 и 25 величины выборки и времени выборки одновременно с информацией о номере канала, по ступающей, на вход 26, и сопровождаются сигналом, поступающим на вход 29, В начале работы по всем каналам должны поступить -выборки нуле- ₍ вого отсчета времени. Одновременно с приходом выборок на первый 27 и второй 28 стробирующие входа и на вход 30 начинают периодически поступать управляющие сигналы, Количество стробов за один такт интерполяции равно числу каналов Ν, тем самым обеспечивается прием информации по всем каналам за один такт, Триггер 8 устанавливается в единичное состояние по переднему фронту сигнала,на входе 29. При поступлении строба "1" единичное состояние триггера 8 по переднему фронту заносится во второй триггер 9, а триггер 8 устанавливается в нулевое состояние, Единичное состояние триггера 9 разрешает стробам "1" и "2" проходить через элементы И. Строб "1" при этом управляет считыванием из блоков 1 и 2 памяти по адресу, соответствующему номеру канала,

На вычитатель 3 поступают значения величины предыдущей и последующей за ней выборок и на его выходе формируется разность величин двух соседних выборок ΔΥ-Υ _посд-Υ _пр, где Υ поел - величина последующей выборки; Υ _Пр - величина предыдущей выборки, На вычитатель 4 поступают значения времени последующей и предыдущей выборок, и на его выходе формируется разность времени между двумя соседними выборками,

η ς I

В узле 5 вычисляются величины

Обратные разности времени, и на выходе умножителя 6 вычисляется значение приращения величины вектора за один шаг интерполяции

При поступлении строба на вход 28 производится запись в блоки 1 и 2 памяти величины и времени последующей выборки по адресу, соответствующему номеру канала. На выходе дешифратора 7, соответствующем номеру канала, вырабатывает сигнал, по длительности равный стробу на входе 28, Он поступает на вход записи блока 15 соответствующего блока 14, и при этом произво— дится запись величины предыдущей выборки Υ_πρ, считанной до этого из блока памяти, вычисленного приращения. Υ¹ и времени последующей выборки Т_посл, Запись производится по адресу, вырабатываемому счетчиком 22, так как при отсутствии сигнала на входе считывания блока 15 мультиплексор 23 подключает адресный вход блока 15 к выходу-— счетчика 22. По окончании строба "2" , снимается сигнал с выхода дешифратора 7 и по его заднему фронту счетчик 22 соответствующего блока 14 изменяет

1042 6

ные значения функций источников информации.

⁵ 159

свое состояние на единицу счета. Таким образом, производится накопление информации, необходимой для интерполяции во все блоки 14 суммирования,

При поступлении тактового сигнала ' по его переднему фронту состояние сс счетчика 13 изменяется на единицу счета, Этот же сигнал, задержанный элементом 12, управляет суммированием величин, хранящихся в регистрах 16, с величинами, хранящимися в накапливающих сумматорах 20, в каждом из блоков суммирования (*до первого перехода счетчика 13 через нулевое состояние все вычисления ложныеДпри поступлении тактового сигнала, по которому счетчик 13 переходит в единичное состояние, схемы 18 сравнения каждого из блоков суммирования вырабатывают сигнал сравнения. По приходу задержанного элементом задержки тактового сигнала элементы И 19 каждого из блоков 14 вырабатывают сигналы управления считыванием блоков 15 памяти и одновременно управляют подключением через мультиплексоры 23 выходов счетчиков 21 к адресным входам блоков 15 и переключают накапливающий сумматор 20 в режим записи. По заднему фронту задержанного тактового сигнала считанная из блоков 15 информация заносится в регистры 16 и 17 и в накапливающие сумматоры 20, и изменяется состояние счетчиков 21. При этом в регистрах 17 хранится время начальной выборки (нулевое), а в регистрах 16 и в накапливающих сумматорах 20 - ложная информация .

При поступлении следующего тактового сигнала состояние счетчика 13 становится равным нулю, и процесс считывания информации из блоков 15 памяти всех блоков суммирования повторяется аналогично. При этом в накапливающем сумматоре 20 каждого из блоков суммирования записывается величина предыдущей выборки соответствующе- . го канала, в регистр'16 - приращение этой выборки, в регистр 17 - время последующей выборки, Эти значения для каждого блока суммирования, действительны и независимы и их смена происходит в каждом блоке суммирования при равенстве состояний соответствующего регистра 17 и счетчика 13, а на выходе интерполятора формируются с частотой тактовых сигналов восстановлен40

10

15

20

25

30

35

45

50

>5

Claims (1)

1. Формула изобретения Интерполятор, содержащий два блока

   памяти, два вычнтателя, умножитель, узел вычисления обратной величины, узел.синхронизации, блок суммирования, содержащий схему сравнения, накапливающий сумматор и регистр, первый вход узла синхронизации соединен с тактовым входом интерполятора, информационные

   . входа первого и второго блоков памяти соединены соответственно с входами величины выборки и времени выборки интерполятора, а выхода - с первыми входами первого и второго вычитателей, . выхода узла вычисления обратной величины соединен с первым входом умножителя, выход регистра/блока суммирования соединен с первым входом накапливающего сумматора блока суммирования^ отличающийся тем, что, с целью уменьшения аппаратурных затрат при организации многоканальных интерполяторов, в него введены дешифратор и й-1 блоков суммирования, (Ν - число каналов), причем в каждый блок суммирования введены блок памяти, второй регистр, два счетчика, мультиплексор и элемент И, причем адресные входа первого и второго блоков памяти и информационный вход дешифратора соеди·^ йены с входом номера канала^интерполятора, входа чтения и записи перводр и второго блоков памяти соединены соответственно с первым и вторым выходами узла синхронизации, второй, третий, 'четвертый и пятый входы которого соединены соответственно с первым и вторым стробирующими входами интерполятора, входом строба информации интерполятора и входом начальной установки интерполятора, который соединен с входами начальной установки первого и второго счетчиков и второго регистра каждого блока суммирования, второй вход умножителя и вход узла вычисле— ния обратной величины соединены соответственно с выходами первого и второго вычитателей, вторые входа кото-,·

   рых соединены соответственно с входами величины выборки и времени выборки интерполятора, последний соединен с первым информационным входом блока памяти, каждого блока суммирования, второй и третий информационные входы которого соединен;.; соответственно с вы7

   1591042

   8

   ходом первого блока памяти и выходом умножителя, ΐ-й выход дешифратора (ί " 1.К) соединён с входом записи блока памяти и счетным входом первого счетчика ΐ-го блока суммирования, выход элемента И в каждом блоке суммирования соединен со счетным входом второго счетчика, с управляющими входами мультиплексора, накапливающего | сумматора и входом чтения блока памяти, адресный вход которого соединен с выходом мультиплексора, первый и второй входы которого соединены с выходами первого и второго счетчиков, , первый, Второй и третий выходы блока памяти в каждом блоке суммирования соединены соответственно с вторым входом

   накапливающего сумматора, с информационными входами первого и второго регистров, синхровходы которых соединена с выходом элемента И, первый вход которого соединен с синхровходом накапливающего сумматора и третьим выходом узла синхронизации, второй вход элемента И соединен с выходом схеьы сравнения, в каждом блоке суммирования первый и второй входы которой соединены с выходом второго регистра и четвертым выходом узла синхронизации, ι выход накапливающего^'сумматора каждого блока суммирования является выходом интерполятора, второй выход узла синхронизации соединен с управляющим входом. дешифратора,