SU1401481A1 - Интерпол тор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к устройствам дл  формировани  векторов, и может быть использовано, например, дл  построени  на экране ЭЛТ векторов произвольных наклонов и величин. Цель изобретени  - упрощение интерпол тора и повышение точности его работы. С этой целью в интерпол тор, содержащий счетчики 1, 2, регистры 3, 4, вычитатели 5, 6, элемент 7 задержки , счетчик 8 длины вектора, регистр-коммутатор 9, схему 10 сравнени , накапливающий сумматор 12 и блок 13 управлени J введен вычитатель- коммутатор 11, 1 з.п. ф-лы, 1 ил

Description

Изобретение относитс  к вычислительной технике, а именно к устройствам дл  формировани  векторов, и может быть использовано, например, дл  построени  на экране ЭЛТ векторо произвольных наклонов и величин.

Цель изобретени  - упрощение интерпол тора и повышение точности его работы.

На чертеже показана функциональна  схема интерпол тора.

Интерпол тор содержит счетчики 1 и 2, регистры 3 и 4 и вычитатели 5 и 6, элемент 7, счетчик 8 длины вектора , регистр-коммутатор 9, схему 10 сравнени , вычитатель-коммутатор 11, накапливающий сумматор 12 и блок 13 управлени .

Интерпол тор работает следующим образом.

По переднему фронту сигнала запис происходит запись в счетчики 1 и 2 координат Х(, и у, предыдущего узла интерполировани ,хранившихс  соответственно в регистрах 3, 4, в которые по заднему фронту этого же сигнала занос тс  координаты текущего узла интерполировани  х1 и у1.

С выходов счетчика 1 и регистра 3 коды коордийат узлов интерполировани  поступают на входы вычитател  5 по координате х1, а с вькодов счетчика 2 и регистра 4 - на входы вычитател  6 по координате у. По переднему фронту сигнала с выхода элемента 7 задержки на синхровход регистра-коммутатора 9 в последний записываютс  приращени  d х и зу с выходо вычйтателей 5 и 6. Из регистра-коммутатора 9 меньшее приращение поступает в накапливающий сумматор 12, а большее приращение по заднему фронту сигнала с выхода элемента 7 задержки заноситс  в счетчик 8 длины вектора. При этом вычитатель-коммутатор 11 коммутирует большее приращение на первый выход со сдвигом вправо на один разр д (деление на 2) на вход накапливающего сумматора 12, которое фиксируетс  в накапливающем сумматоре 12 по заднему фронту сигнала с выхода элемента задержки. После этого интерпол тор готов к работе . По каждому синхроимпульсу Т с выхода блока 13 посто нной пам ти поступают коды управлени  (счетные импульсы на соответствующие выходы) счетчиков 1 и 2. Если приращени  по

5

0

5

0

5

0

5

0

5

координатам равны, то счетные импульсы поступают на оба счетчика. Если знак приращени  положителен, то на / счетчик соответствующей координаты подаетс  +1, в противном случае - -1. Если приращени  не равны, то в счетчик координаты с б ольшим приращением счетные импульсы вырабатываютс  по каждому синхроимпульсу Т, а в счетчик координаты с меньшим приращением только тогда, когда по вл етс  сигнал с выхода переноса вычислител -коммутатора 11. Формирование переносов происходит следующим образом. С приходом синхроимпульса Т накапливающий сумматор 12 увеличивает свое содержимое на величину меньшего приращени . Содержимое накапливающего сумматора 12 поступает в вычитатель-коммутатор 11,который вычитает из него величину большего приращени . Как только содержимое накапливающего сумматора 12 станет равным либо превысит величину приращени , на выходе переноса вычитател - коммутатора 11 по витс  сигнал переноса , а на информационном выходе по вл етс  остаток сГ, от операции вычитани 

0, ( f, + N-m) - М,

где (/Q - число, равное либо М/2 в начале интерполировани , либо остатку от выполнени  операции вычитани  во врем  по влени  предыдущего переноса;

- значени  меньшего и большего приращений-,

N - число синхроимпульсов Т, поступивших в интерпол тор от начала интерполировани  до по влени  первого переноса из вычитател -коммутатора 11, либо число тактовых импульсов , поступивших в интерпол тор в течение промежутка времени от предьщущего переноса до последующего.

Остаток с/ , от операции вычитани  записываетс  в накапливающий сумматор 12 по синхроимпульсу Т при наличии сигнала переноса из вычитател -ком- мутатора 11. Описанный процесс продолжаетс  до тех пор, пока число тактовых импульсов, поступивших на первый вход счетчика 8 длины вектора.

не станет равным величине большего приращени . После этого на выходе счетчика 8 длины вектора по вл етс  сигнал окончани  интерполировани . Как указывалось ранее, перед началом интерполировани  в накапливающий сумматор 12 записываетс  величина половины большего приращени  М/2,

О 1 23 4 5 6

что необходимо дл  уменьшени  погрешности интерпол ции. При этом погрешность интерпол ции не превышает половины шага дискретизации.

Карта программировани  блока 13 управлени  при выполнении его в виде блока посто нной пам ти:

I

В

Д

00 05 06 - 09 ОА 05 06 09 ОА 05 06 09 ОА 05 06 09 ОА 10 ОД ОЕ ОД ОЕ 07 07 ОБ ОВ 05 06 09 ОА 05 06 09 ОА

Claims (1)

1. Интерпол тор, содержащий два счетчика, два регистра, два вычитате- л , элемент задержки, счетчик длины вектора, регистр-коммутатор, схему сравнени , накапливающий сумматор и блок управлени , первый, второй, третий, четвертый выходы которого соединены с входами вычитани  и сумми- ровани  первого и второго счетчиков соответственно, выходы которых соединены с входами вычитаемого первого и второго вычитателей и  вл ютс  первым и вторым информационными выхо- дами интерпол тора соответственно, первый и второй информационные входы которого соединены с информационными входами первого и второго регистров соответственно, выходы которых соеди- иены с входами установки начального значени  первого и второго счетчиков и входами уменьшаемого первого и второго вычитателей соответственно, выходы модул  разности первого и второ- го вычитателей соединены с первым и вторым информационным входами соответственно регистра-коммутатора и схемы сравнени , выход которой соединен с управл ющим входом регистра- коммутатора и первым входом задани  условий блока управлени , вход выборки которого соединен с синхровходом накапливающего сумматора и  вл етс  синхровходом интерпол тора, вход записи которого, соединен с входами записи первого и второго регистров, первого и второго счетчиков, и входом элемента задержки, выход которого соединен с входом записи ре-

гистра коммутатора, выход значени  большего приращени  которого соединен с входом установки начального значени  счетчика длины вектора, выхода заема которого  вл етс  выходом окончани  интерпол ции, отличающийс  тем, что, с целью упрощени  интерпол тора и повьш1ени  точности его работы, в него введен вычитатель-коммутатор, информациоН- ньш выход которого соединен с входом первого слагаемого накапливающего сумматора, выход которого соединен с первым информационным входом вычита- тел -коммутатора, выход переноса которого соединен с вторым входом задани  условий блока управлени  и входом переноса накапливающего сумматора , вход второго слагаемого ко- Topord соединен с выходом значени  меньшего приращени  регистра-коммутатора , выход значени  большего приращени  которого соединен с вторым информационным входом вычитате- л -коммутатора, управл ющий вход которого соединен с выходом элемента задержки, входами сигнала записи накапливающего сумматора и счетчика длины вектора, вычитающий вход которого соединен с синхровходом интерпол тора , знаковые выходы первого и второго вычитателей соединены с третьим и четвертым входами задани  условий соответственно блока управлени  .

2, Интерпол тор по п. 1, о т л и- чающийс  тем, что блок управлени  выполнен в виде блока посто нной пам ти.