JP2641066B2 - カウンタ装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ビデオテープレコーダのVHSインデックス
サーチシステム等に使用される、パルスデューティ判別
機能を有するカウンタ装置に関する。

（従来の技術） 近年、ビデオテープレコーダの高機能化に伴ない、ビ
デオテープの頭出し機能を有するVHSインデックスサー
チシステムの開発が要望されている。

第３図は従来のカウンタ装置のブロックを示してい
る。第３図において、31はプリセッタブルカウンタ回
路、32はカウントクロック信号、33はオーバーフロー信
号、34はプリセッタブルレジスタ回路、35はプリセッタ
ブルカウンタデータ、36はプリセッタブルレジスタデー
タ、37は比較回路、38は出力信号である。

次に上記従来例の動作について説明する。まず、プリ
セッタブルカウンタ回路31に任意のデータを設定し、カ
ウントクロック信号32をカウントし、オーバーフローす
ると、オーバーフロー信号33を出力する基本的なカウン
タ機能を有している。また、プリセッタブルレジスタ回
路34に任意のデータを設定し、プリセッタブルカウンタ
データ35とプリセッタブルレジスタデータの大小関係に
より、電圧ハイレベル、電圧ロウレベルを出力する比較
回路37を用いることで、前記プリセッタブルカウンタ回
路がオーバーフローするまでの期間を周期として、次式
で与えられるパルスデューティ比を出力信号から得るこ
とができ、カウンタ機能をパルス幅変調（以下、PWMと
いう）出力機能を有している。

（発明が解決しようとする課題） しかしながら、上記従来のカウンタ装置は入力パルス
のデューティ判別機能をもたないという問題点があっ
た。

本発明は上記従来の問題を解決するものであり、パル
スデューティ判別機能を有するカウンタ装置を提供する
ことを目的とするものである。

（課題を解決するための手段） 本発明は上記目的を達成するために、従来のカウンタ
装置に、判別すべき入力パルス信号のエッジを検出する
回路と、エッジ検出時のプリセッタブルカウンタ回路の
データを、プリセッタブルレジスタ回路に格納する回路
を付加したものである。

（作 用） したがって、本発明によれば、入力パルス信号の電圧
ハイレベル期間のカウントデータをプリセッタブルレジ
スタ回路に格納することができ、入力パルス信号の電圧
ロウレベル期間のカウントデータと比較することが可能
となり、従来のカウンタ装置の機能に加え、入力パルス
のデューティを判別する作用を有する機能をもったカウ
ンタ装置を実現することができる。

（実施例） 第１図は本発明の一実施例のブロック構成を示すもの
である。第１図において、１はプリセッタブルカウンタ
回路、２はカウントクロック信号、３はオーバーフロー
信号、４はプリセッタブルレジスタ回路、５はプリセッ
タブルカウンタデータ、６はプリセッタブルレジスタデ
ータ、７は比較回路、８は出力信号で、これらは従来例
の構成と同じである。９は入力パルス信号、10は入力パ
ルス信号のエッジ検出回路、11はカウンタクリア信号、
12は立ち下がりエッジ検出信号、13はインプットキャプ
チャデータライン、14は立ち上がりエッジ検出信号であ
る。第２図は第１図の各部の信号波形を示す図であっ
て、プリセッタブルカウンタデータ５プリセッタブル
レジスタデータ６の関係にあるとき比較回路の入力を電
圧ロウレベルとした場合について示したものである。

次に上記実施例の動作について説明する。まず、判別
すべき入力パルス信号９を受け、エッジ検出回路10より
発生するカウンタクリア信号11によってプリセッタブル
カウンタ回路１を初期化する。そして、入力パルス信号
９が電圧ハイレベルの期間中プリセッタブルカウンタ回
路１はカウントクロック信号２によりカウント動作を行
い、エッジ検出回路10より発生する立ち下りエッジ検出
信号12によりインプットキャプチャデータライン13を介
してプリセッタブルカウンタ回路１のデータをプリセッ
タブルレジスタ回路４に格納する。格納終了後再びカウ
ンタクリア信号11により、プリセッタブルカウンタ回路
１を初期化し、入力パルス信号９が電圧ロウレベルの期
間中プリセッタブルカウンタ回路１は、カウントクロッ
ク信号２によりカウント動作を行う。

この間、比較回路７は常にプリセッタブルカウンタデ
ータ５とプリセッタブルレジスタデータ６の比較を行い
比較結果を出力信号８として出力している。ここで出力
信号８は、入力パルス信号９の電圧ハイレベル時間幅と
電圧ロウレベル時間幅の大小関係に対応して出力とし
て、電圧ハイレベル、電圧ロウレベルを出力しているこ
とになる。したがって、エッジ検出回路10により発生す
る立ち上がりエッジ検出信号14の発生時（１パルスの最
後）に出力信号を取り込むことで、入力パルスのデュー
ティを判別することができる。

さらに本実施例では、従来のカウンタ機能およびPWM
出力機能をそこなうことのない構成になっており、ま
た、従来の回路を有効に利用し、少ない回路追加でパル
スデューティ判別機能を実現することができる。

なお、本実施例で用いたカウントクロック信号として
特定周波数を有した信号を用いた場合は、デューティ比
50％をしきい値としてデューティ判別機能となるが、カ
ウントクロック信号として互いに異なる周波数を有した
２系統の信号を用い、入力パルス信号の電圧ハイレベ
ル，電圧ロウレベルの変化時に切り換えを行い、周波数
比を変化させることで任意のしきい値を設定することが
できる。また、入力パルス信号が逆方向（第２図の右
側）から入力された場合は、入力パルス信号の出力信号
の極性を反転させることで対応できる。

（発明の効果） 本発明は上記実施例から明らかなように、入力パルス
信号の電圧ハイレベル時間幅と電圧ロウレベル時間幅の
大小関係を比較することが可能となり、パルスデューテ
ィ判別機能をもったカウンタ装置を比較的簡単な周辺回
路の付加で、しかも、従来のカウンタ機能を損なうこと
なく実現できるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例のカウンタ装置のブロック
図、第２図は第１図の実施例における各部の信号波形を
示す図、第３図は従来のカウンタ装置のブロック図であ
る。 1,31……プリセッタブルカウンタ回路、2,32……カウン
トクロック信号、3,33……オーバーフロー信号、4,34…
…プリセッタブルレジスタ回路、5,35……プリセッタブ
ルカウンタデータ、6,36……プリセッタブルレジスタデ
ータ、7,37……比較回路、8,38……出力信号、９……入
力パルス信号、10……エッジ検出回路、11……カウンタ
クリア信号、12……立ち下がりエッジ検出信号、13……
インプットキャプチャデータライン、14……立ち上がり
エッジ検出信号。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】入力パルス信号のデューティ判別機能を有
   するカウンタ装置であって、 入力パルス信号の立ち上がりエッジおよび立ち下がりエ
   ッジを検出するエッジ検出回路と、該エッジ検出回路か
   らエッジ検出毎に出力されるカウンタクリア信号によっ
   てカウント値が初期化され、またカウントクロック信号
   によりカウント動作を行うカウンタ回路と、前記エッジ
   検出回路が前記入力パルス信号の立ち上がりエッジと立
   ち下がりエッジとのいずれか一方のエッジを検出した時
   点で前記カウンタ回路のカウント値を格納するレジスタ
   回路と、該レジスタ回路の格納値と前記カウンタ回路の
   カウント値との比較を行う比較回路とを備え、 前記エッジ検出回路で一方のエッジを検出し、前記カウ
   ンタ回路のカウント値をレジスタ回路に格納した後、前
   記エッジ検出回路が次の他方のエッジを検出した時点で
   の比較結果の出力信号によって、前記入力パルス信号の
   デューティ判別を行うことを特徴とするカウンタ装置。
2. 【請求項２】カウントクロック信号として２種類の周波
   数から選択する手段を備え、入力パルス信号がハイレベ
   ルの間とロウレベルの間とで前記カウンタ回路へ入力す
   るカウントクロック信号の周波数の切り替えを行い、判
   別するデューティのしきい値の変更を可能にしたことを
   特徴とする請求項１記載のカウンタ装置。