KR910009296B1 - 순차접근 기억장치 - Google Patents

Abstract

내용 없음.

Description

순차접근 기억장치

제1도는 본 발명의 순차접근 기억장치의 일 실시예에 의한 회로 구조를 표시하는 블록도.

제2도는 제1도에 도시된 상기 실시예에서 모듀로(m×2+ℓ×2) 카운터의 계수방법을 나타내는 도면.

제3도는 상기 실시예에서 M=3, ℓ=2의 경우에 카운터의 구체적인 회로를 나타내는 도면.

제4도는 ℓ워드로 구성된 b부분과 m워드로 구성된 a부분을 위한 두 시스템의 입력신호 스트링, 그리고 출력되도록 상기 입력신호 스트링의 b부분에서 한 유니트에 의해 그리고 a부분에서 두 유니트에 의해 지연되는 출력신호 스트링을 각각 표시하는 도면.

제5도는 종래의 순차접근 기억장치의 구성을 표시하는 블록도.

* 도면의 주요부분에 대한 부호의 설명

51 : 두 유니트 지연장치 55 : 한 유니트 지연장치

55 : m×2-워드메모리 56 : ℓ워드메모리

57 : 카운터 58 : 출력스위칭장치

본 발명은 일반적으로 디지탈 회로에서 데이타 지연장치(data delaying device)로 사용되는 순차접근 기억장치에 관한 것이다.

일반적으로 제5도에서 인용된 장치는 도시된 바와 같이 종래의 순차접근 기억장치로서 제공된다.

상기 종래의 순차접근 기억장치는 제4a도에서 도시된 데이타의 수에서 ℓ워드(word)의 b부분과 데이타의 수에서 m워드의 a부분으로 구성된 입력신호 스트링을 입력하고, 그리고 제4b도에 표시된 b부분에서 한 유니트와 a부분에서 두 유니트씩 입력신호 스트링에서 지연된 출력신호 스트링을 출력한다.

제5도에 있어 a부분 두 유니트 지연장치(51)는 모듀로(modulo) m×2 계수를 실행하기 위한 모듀로 m×2 카운터(53)과 m×2-워드의 기억용량을 가지고 있는 m×2-워드메모리(52)로 구성된다. b부분 한 유니트 지연장치(55)는 모듈 ℓ계수를 실행하기 위한 모듈 ℓ카운터(57)와 ℓ워드의 기억용량을 가지고 있는 ℓ워드메모리(56)로 구성된다.

상기 모듀로 m×2 카운터(53)과 모듀로 ℓ카운터(57)는 각각 클럭입력단자(53a)과 클럭입력단자(57a), 계수인에이블 단자(count enable terminal)(53b)과 계수인에이블 단자(57b)을 가지고 있다.

a/b 스위칭 입력신호는 상기 카운터(53),(57)의 각 계수인에이블 단자(53b)와 (57b)에 입력된다. a/b스위칭 입력이 a부분에 있을 때 그 클럭의 입력은 클럭입력단자(53a)에 허용된다.

상기 모듀로 m×2 카운터(53)는 클럭의 입력에 의해 계수되면서 m×2-워드메모리(52)로 어드레스를 출력한다. a/b 스위칭 입력이 b부분에 있을 때 클럭의 입력은 클럭입력 단자(57a)에 허용된다.

또한, 상기 모듀로 ℓ카운터(57)는 상기 클럭의 입력에 의해 계수되면서 ℓ워드메모리(56)로 어드레스를 출력한다. 상기 m×2-워드메모리(52)와 ℓ워드메모리(56)는 모듀로 m×2 카운터(53)와 모듀로 ℓ카운터(57)로부터 어드레스를 각각 제공받아서 해당 어드레스에서 데이타를 기억 및 독출한다.

즉, 모듀로 m×2 카운터(53)와 모듀로 ℓ카운터(57)가 데이타의 독출과 기억을 위해 일반적으로 사용될 때, 그 독출과 기억은 동시에 실행된다. 그러나, 그 때에 기억되는 데이타 대신 전에 기억된 데이타는 독출된다.

따라서 m×2-워드메모리(52)에서 어떤 어드레스에 의해서 기억된 데이타는 m×2 클럭을 필요로 하는 모듀로 m×2 카운터(53)가 또 다시 같은 어드레스로 리턴 될 때 그 부분에 대해 독출된다.

상기 ℓ수의 클럭이 b부분에 대해 필요하다. 상기 m×2-워드메모리(52)와 ℓ워드메모리(56)에서 독출되는 데이타는 출력스위칭장치(58)를 통하여 출력되어 진다. 한편 a/b 스위칭압력은 출력스위칭장치(58)에 입력된다.

a/b 스위칭압력이 a부분에 있을 때, m×2-워드메모리(52)로부터 제공된 데이타가 출력스위칭장치(58)를 통하여 출력된다.

a/b 스위칭압력이 b부분에 있을 때, ℓ워드메모리(56)의 데이타는 출력스위칭장치(58)를 통하여 출력된다. m×2-워드메모리(52)에서 어떤 어드레스에 기억된 데이타는 모듀로 m×2 카운터(53)에서 또 다시 그 어드레스의 어드레스를 발생할 때 독출되고, 그러나 m×2 클럭은 데이타의 저장으로부터 데이타가 독출할 때까지 필요하게 된다.

m×2-워드메모리(52)로 제공되는 어드레스를 발생하는 모듀로 m×2 카운터(53)가 스트링의 a부분이 m워드일 때는 2×m베이스이고, 그리고 상기 모듀로 m×2 카운터(53)가 a/b스위칭입력이 b부분에 있을때는 작동하지 않으므로, 상기 a부분의 데이타가 출력되도록 두 유니트까지 지연된다.

ℓ번호의 클럭은 ℓ워드메모리(56)의 어떤 어드레스에서 데이타의 저장으로부터 데이타가 독출될 때까지 필요로 한다. b부분이 ℓ워드일 때는 ℓ워드메모리(56)의 어드레스를 발생하는 모듀로 ℓ카운터(57)는 ℓ베이스이고, 그리고 a/b스위칭입력이 a부분에 있을 때 상기 모듈로 ℓ카운터(57)는 작동되지 않으므로 b부분의 데이타가 출력되도록 한 유니트까지 지연된다.

설명한 바와 같은 방법으로 제4a도에 표시한 입력신호 스트링이 지연되어 제4b도에 표시한 출력신호 스트링으로 출력될 것이다.

그러나, 종래의 순차접근 기억장치는 각각 스트링 a부분과 b부분의 데이타에 대한 카운터와 분리기억장치를 필요로 하고, 그리고 두 기억장치의 출력을 스위칭하기 위한 출력스위칭 장치가 요구되며, 그래서 회로는 복잡하게 되고 그리고 가격도 고가이다.

따라서 본 발명의 목적은 상기의 출력스위칭 장치를 필요로 하지 않아 배선과 소자의 수를 단순화한 순차접근 기억장치를 제공하는데 있다.

본 발명의 또 다른 중요한 목적은 제4b도에 표시된 출력신호 스트링과 같이 그 출력신호스트링을 출력하도록 하기 위하여 제4a도에 표시된 입력신호 스트링을 지연할 수 있는 순차접근 기억장치를 제공하는데 있다.

상기한 목적을 달성하기 위하여, 카운터의 제어하에 ℓ워드로 구성된 b부분과 m워드로 구성된 a부분의 두 개의 시스템 데이타를 입력하여 소정의 지연시간에 출력하기 위하여 저장부(storage portion) 어드레스를 발생하는 카운터와 상기 저장부를 갖는 순차접근 기억장치에 있어서, 본 발명은 상기 저장부 (m×2+ℓ)워드의 데이타를 기억하는데 적용하고, 베이스가 (m×2+ℓ×2)인 카운터는 상기 저장부의 1에서 (m×2+ℓ)어드레스까지 순차적으로 어드레스를 발생시킨 다음 (m+1)어드레스로 리턴(return)되고, 그리고 상기와 마찬가지의 계수동작을 반복하기 위하여 (m+1)어드레스에서 (m+ℓ)어드레스까지 순차적으로 어드레스를 발생한 다음 또 다시 1의 어드레스를 발생하는 것을 특징으로 하고 있다.

데이타가 상기 저장부에 저장되어 있지 않은 상태에서 상기 카운터가 상기 저장부의 1에서 (m×2+ℓ)어드레스까지 순차적으로 어드레스를 발생할 때, m워드로 구성된 제1a부분의 데이타 a1와 ℓ워드로 구성된 제1b부분의 데이타 b1과, 그리고 제2a부분의 데이타 a2는 상기 저장부에 순차적으로 저장된다.

상기 카운터가 (m+1)어드레스에서 (m+ℓ)어드레스까지 순차적으로 어드레스들을 발생하기 위하여 (m+1)어드레스로 리턴 될 때 상기 동일한 어드레스에서 상기 b부분의 제2데이타 b2를 기억하도록 하기 위하여 (m+1)어드레스에서 (m+ℓ)어드레스까지에 저장된 데이타 b1가 독출된다.

이후 상기 카운터는 또 다시 1어드레스에서 (m×2+ℓ)어드레스까지 순차적으로 어드레스를 발생하기 위하여 1로 리턴되고, 앞서 기억된 데이타 a1,b2,a2는 독출되고 그리고 다음 데이타 a3,b3,a4도 독출된다.

이와 같은 방법으로, 상기 데이타 입출력의 반복에 의해 제4a도에서 도시된 ℓ워드로 구성된 b부분과 m워드로 구성된 a부분의 두 시스템의 입력신호 스트링을 출력신호 스트링으로서 제공되고 그리고 a부분의 두 개의 유니트(unit)와 그리고 제4b도에 도시된 바와 같이 b부분의 한 유니트까지 지연된다.

이하 첨부도면에 따라 본 발명의 실시예를 상세히 설명한다.

본 발명을 설명하기 전에 첨부도면에서 같은 부분은 같은 참조번호를 사용하였다.

도면을 참고로 하여, 본 발명의 1실시예에 따른 한 회로구성이 제1도에 도시되어 있고, 여기서 참조번호 1은 (m×2+ℓ)워드의 데이타를 저장하기 위한 (m×2+ℓ)워드메모리이고, 참조번호 2는 모듀로 (m×2-ℓ×2)카운터이다.

제2도는 상기 모듀로 (m×2+ℓ×2)카운터(2)의 계수방법을 나타내는 도면이다.

제3도는 상기 모듀로 (m×2+ℓ×2)카운터(2)의 구체적인 회로를 나타낸 것으로서 ℓ=2 그리고 m=3의 경우의 구체적인 회로예를 도시하는 도면이다.

제3도에 있어서, 개시리세트입력신호(30)가 처음에 ″L″레벨이 될 때 AND 게이트(46)의 출력은 ″L″레벨이 된다. 플립플롭(flip-flop) 31~40의

입력단자에 ″L″레벨이 입력되어 리세트되고, 이 때 Q 출력단자에서는 ″L″레벨을 출력하여 그리고

출력단자에서는 ″H″레벨을 출력한다.

이 때에 첫 번째의 플립플롭(31)의

출력은 상기 카운터에 의해 어드레스 No.1을 나타내는 것으로서 ″H″레벨이 된다. 모든 다른 어드레스 No.2~No.8는 ″L″레벨이 된다.

상기 ″H″레벨은 No.1에서 순차적으로 No.2, No.3에서 No.8까지 시프트 되고, 각 타임클럭(time clock)은 순차적으로 어드레스를 바꾸기 위해 한 클럭씩 입력된다. ″H″레벨이 No.8까지 시프트될 때, 상기 클럭은 플립플롭(38)의 Q출력단에서 나타난 다음 플립플롭(40)의 CK 입력단에 입력되어서, 이로써 플립플롭(41)의 Q출력단은 ″H″레벨이 된다.

플립플롭(38)의 Q출력단에 나타난 ″H″레벨신호는 어드레스 No.4에 나타나게 하기 위해서 다음의 클럭에 OR게이트(47)를 통하여 No.4까지 시프트 된다.

이 때, No.5까지 시트프 되어서 No.5 출력(44)이 ″H″레벨이 된다. 플립플롭(40)의 Q출력(41)이 이미 ″H″레벨일 때는 출력(41)과 (44)가 입력되는 AND 게이트(48)의 출력인 플립플롭(39)의 D입력(43)은 ″H″레벨이 되고, 그리고 상기 플립플롭(39)의

출력(45)은 자체의 리세트를 효과적으로 하기 위하여 다음의 클럭입력에 의해 ″L″레벨이 되어서 첫째 조건으로 리턴 된다.

위에서 언급한 바와 같이, 상기 카운터는 상기와 같은 계수를 반복하기 위하여 1,2,3 …7,8→4→5로 계수된 다음 1로 리턴 된다. m=3, ℓ=2인 경우 m×2+ℓ=8, m+1=4, 그리고 mℓ=5가 설정되므로 제2도의 계수방법을 충족시킨다.

임의의 m과 ℓ은 m부분(1), ℓ부분, m부분(2) 그리고 이와 같이 스테이지넘버(stage number)의 변화에 의해 실현된다. 위에서 언급한 것과 같이 구성된 제1도에 도시한 상기 모듀로 (m×2+ℓ×2)카운터(2)는 (m×2+ℓ)워드메모리(1)에 데이타를 계속적으로 저장하기 위해 제4a도의 입력신호 스트링에서 a부분의 초기데이타의 헤드부분에 의해 그의 초기 리세트를 실행한다.

어떠한 데이타가 (m×2+ℓ)워드메모리(1)에 존재하지 않을 때, 어떠한 데이타도 출력되지 않는다. 그 때 카운터(2)는 (m×2+ℓ+1)차 클럭에 의해 (m+1)어드레스로 리턴 된다.

앞의 한 유니트의 b부분이 이미 (m+1)어드레스에서 (m+ℓ)어드레스까지에 기억되어 있다. 상기 데이타가 순차적으로 독출될 때, 상기 b부분의 데이타는 한 유니트까지 지연된 다음 출력된다. 아울러 상기 데이타가 독출됨과 동시에 그 데이타가 저장된다. 계수가 ℓ번째의 클럭에 의해 (m+ℓ)까지 실행될 때 카운터는 No.1로 리턴된다.

비록 a부분의 데이타가 어드레스 No.1에서 기억되어 있다 할지라도, (m×2+ℓ×2)수의 클럭은 상기 카운터가 어드레스 No.1부터 계수를 한 후 또 다시 어드레스 No.1로 리턴되는데 필요하다.

상기 클럭은 두 유니트까지 지연되고 그리고 출력되는 1에서 m어드레스까지인 데이타로서 두 유니트의 지연을 위한 것이다.

역시, (m×1+ℓ)에서 (m+ℓ+m)까지의 어드레스인 a부분 데이타는 두 유니트까지 똑같이 지연되고 그리고 출력된다. (m+1)에서 (m+ℓ)까지의 어드레스인 데이타는 상기 카운터가 이전의 사이클로서 (m×2+ℓ+2)어드레스에서 (m+1)어드레스까지 리턴된 때에 상기 b부분에 재기록될 경우, 상기 데이타는 한 유니트까지 지연되고 그리고 출력된다.

이후, 상기와 같은 작동은 반복에 의해서 제4a도의 입력신호 스트링은 a부분에서 두 유니트까지 지연되고 그리고 b부분에서 한 유니트까지 지연되므로서, 제4b도의 출력신호 스트링이 제공된다.

상기 실시예에 있어서, 플립플롭으로 구성된 카운터는 소프트웨어적으로 구성될 수 있다. 상기 설명에서 명백하게 된 것 같이, 본 발명에 의하면 순차접근 기억장치는 (m×2+ℓ)워드의 데이타를 저장할 수 있는 저장부와, 그리고 (m×2+ℓ×2)기수인 카운터를 구비하고, 상기 카운터는 상기 저장부의 (m×2+ℓ)어드레스까지 순차적으로 어드레스들을 발생한 다음 (m+1)어드레스로 리턴되고, 그리고 동일한 계수동작을 반복하기 위하여 (m+1)어드레스에서 (m+ℓ)어드레스까지 순차적으로 어드레스들을 발생한 다음 또 다시 No.1의 어드레스를 발생한다.

따라서 m워드로 구성된 a부분과 ℓ워드로 구성된 b부분의 두 시스템의 데이타는 단순화되고 값싼 회로에 의해 소정 지연타이밍에서 출력될 수 있고 그리고 출력스위칭장치를 필요로 하지 않는다.

비록, 본 발명이 첨부도면을 참고하여 바람직한 실시예와 관련하여 완전하게 설명하였지만, 여러 가지의 변경과 변형례가 당 기술에 속하는 당업자에게는 자명한 것임을 알 수 있다.

그러한 변경과 변형례는 본 발명의 범위로부터 이탈되지 않는다면 첨부된 청구범위에 의해 한정된 것과 같이 본 발명의 범위 내에 포함된 것으로 이해되어야 한다.

Claims (1)

1. 디지탈회로에 있어서, (m×2+ℓ)워드의 데이타를 저장할 수 있는 저장수단과, 단순한 계수작동을 반복하도록 하기 위하여, 상기 저장수단의 No.1에서 (m×2+ℓ)어드레스까지 순차적으로 어드레스들을 발생한 다음 (m+1)어드레스로 리턴되고, 아울러 (m+1)어드레스에서 (m+ℓ)어드레스까지 순차적으로 어드레스들을 발생한 다음 또 다시 No.1의 어드레스를 발생하며, (m×2+ℓ×2)기수의 데이타를 저장할 수 있는 카운터를 구비하여서, 상기 데이타를 위해 상기 카운터의 제어하에서 ℓ워드로 구성된 b부분과 그리고 m워드로 구성된 a부분의 두 시스템 데이타를 입력하기 위해 소정의 지연시간에서 저장 수단의 어드레스를 발생하는 것을 특징으로 하는 순차접근기억장치.

Images