KR0179166B1 - 디지탈 영상신호처리용 메모리장치 - Google Patents

디지탈 영상신호처리용 메모리장치 Download PDF

Info

Publication number
KR0179166B1
KR0179166B1 KR1019950033871A KR19950033871A KR0179166B1 KR 0179166 B1 KR0179166 B1 KR 0179166B1 KR 1019950033871 A KR1019950033871 A KR 1019950033871A KR 19950033871 A KR19950033871 A KR 19950033871A KR 0179166 B1 KR0179166 B1 KR 0179166B1
Authority
KR
South Korea
Prior art keywords
block
control signal
signal
axis
internal
Prior art date
Application number
KR1019950033871A
Other languages
English (en)
Other versions
KR970025140A (ko
Inventor
김대식
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950033871A priority Critical patent/KR0179166B1/ko
Priority to DE1995146808 priority patent/DE19546808C1/de
Priority to US08/598,295 priority patent/US5706480A/en
Priority to JP6743696A priority patent/JP3116269B2/ja
Publication of KR970025140A publication Critical patent/KR970025140A/ko
Application granted granted Critical
Publication of KR0179166B1 publication Critical patent/KR0179166B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Dram (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Image Input (AREA)
  • Memory System (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Processing (AREA)

Abstract

디지탈 영상신호처리용 메모리에 있어서, 영상 신호의 압축 및 복원시에 필요한 블럭단위로 데이타를 읽고 쓸 때 블럭의 크기를 가변 가능하도록 설계한 디지탈 영상신호처리용 메모리장치에 관한 것이다.
각종 제어신호를 발생하며 블럭의 길이를 가변시키는 RBA제어부와, 상기 RBA제어부의 제어신호에 따라 외부의 어드레스신호를 인가받아 블럭의 크기에 해당하는 내부어드레스를 발생시키는 어드레스발생부와, 상기 RBA제어부의 제어신호에 따라 어드레스신호에 해당하는 메모리셀에 데이타를 읽고/쓰는 메모리셀어레이와, 상기 RBA제어부의 제어신호에 따라 어드레스 신호에 해당하는 상기 메모리셀어레이에 저장된 데이타에 대한 전송을 제어하는 전송제어부와, 상기 RBA제어부와 상기 전송제어부의 제어를 받아 메모리 외부와 데이타를 주고 받는 입출력부로 구성한다.

Description

디지탈 영상신호처리용 메모리장치
제1도는 일반적인 디지탈 영상신호처리용 메모리장치의 전체 구성을 나타낸 블럭도.
제2도는 제1도에 적용되는 RBA 제어기를 상세하게 나타낸 블럭도.
제3도는 본 발명에 따른 디지탈 영상신호처리용 메모리장치의 X축 가변시의 RBA 제어기를 나타낸 블럭도.
제4도는 제3도의 내부 클럭 발생기를 상세하게 나타낸 블럭도.
제5도는 제4도의 내부 클럭 발생기를 구체적으로 나타낸 회로도.
제6도는 제3도의 X-축 블럭 제어기를 구체적으로 나타낸 회로도.
제7도는 제6도의 입/출력에 따른 각 신호의 동작 상태.
제8도는 제3도의 블럭의 크기(16*16, 8*8) 선택에 따른 내부 클럭주파수와 Y-상태 포인터의 출력 관계를 나타낸 파형도.
제9도는 본 발명에 따른 디지탈 영상신호처리용 메모리장치의 블럭의 X 또는 Y축 가변시 RBA 제어기를 나타낸 블럭도.
제10도는 제9도의 Y축 블럭의 크기선택 내부 클럭 발생기를 상세하게 나타낸 블럭도.
* 도면의 주요부분에 대한 부호의 설명
200 : X축 가변기 201 : 내부클럭발생기
202 : 카운터제어부 203 : X축블럭제어기
204 : 블럭크기선택기 205 : 주파수선택기
206 : 주파수채배기 300 : X,Y축 가변기
301 : 블럭크기선택기 302 : X축블럭제어부
303 : Y축 블럭의 크기선택내부클럭발생기 304 : Y축블럭크기선택기
305 : Y축주파수선택기 306 : Y축주파수채배기
본 발명은 디지탈 영상신호처리용 메모리장치에 관한 것으로, 특히 영상 신호의 압축 및 복원시에 필요한 블럭단위로 데이타를 읽고 쓸 때 블럭의 크기를 가변할 수 있도록 설계한 디지탈 영상신호처리용 메모리장치에 관한 것이다.
제1도는 일반적인 디지탈 영상신호처리용 메모리장치의 전체 블럭도로서, 외부로부터 인가받는 제어신호(/RASx, /CASx, /WE, /DT, SCx, RBA)에 따라 각 블럭을 제어하기 위한 제어신호를 발생하는 RBA(Random Block Access, 이하 RBA라 약칭함)제어부(100)와, 상기 RBA제어부(100)의 제어신호에 따라 영상메모리장치의 외부에 존재하는 중앙처리장치(도시생략됨)에서 발생되는 ROW와 COLUMN의 어드레스 신호를 입력받아 그 신호를 시작 어드레스(Start Address)로하여 내부에서 연속적으로 블럭의 크기에 해당하는 ROW와 COLUMN의 내부어드레스를 발생시키는 어드레스발생부(101)와, 상기 RBA제어부(100)의 제어신호에 따라 상기 어드레스발생부(101)에서 발생된 어드레스신호에 해당하는 메모리셀(도시생략됨)에 데이타를 읽고/써넣는 메모리셀어레이(102)와, 상기 RBA제어부(100)와 상기 어드레스발생부(101)의 제어를 받아 상기 메모리셀어레이(102)에 저장된 데이타에 대한 전송을 제어하는 전송제어부(103)와, 상기 RBA제어부(100)와 상기 전송제어부(103)의 제어를 받아 메모리장치의 외부와 데이타를 주고받는 입출력수단(104)으로 구성된다.
어드레스발생부(101)는 메모리장치 외부에서 최초의 시작 어드레스인 ROW 신호를 인가받아 그 신호를 기준신호로 하여 연속적으로 할당된 블럭의 X축의 크기만큼 액서스할 어드레스를 발생하는 ROW어드레스발생기(105)와, 최초의 시작 어드레스인 COLUMN 신호를 인가받아 그 신호를 기준신호로 하여 연속적으로 할당된 블럭의 Y축의 크기만큼 액서스할 어드레스를 생성하는 COLUMN어드레스발생기(106)로 구성된다.
또한, 상기 입출력제어수단(104)은 RBA제어부(100)의 제어신호에 따라 직렬레지스터(92)를 통해 전송되어온 데이타를 입출력부(94)에 의해 외부 메모리의 전송여부를 제어하는 입출력제어부(95)로 구성된다.
상기 전송제어부(103)는 컬럼어드레스발생기(106)와 RBA제어부(100)의 제어신호에 따라 메모리셀어레이(102)의 X축블럭크기를 선택하는 RBA선택기(91)와 상기 RBA제어부(100)의 제어신호에 따라 입출력부(104)로 직렬데이타를 전송하는 직렬레지스터(92)와, 상기 컬럼어드레스발생기(106)의 컬럼어드레스신호와 RBA제어부(100)의 제어신호에 따라 Y축 RBA 데이타를 디코딩하는 디코더(93)로 구성되어 있다.
한편, RBA제어부(100)는 제2도에 도시된 바와 같이, 외부의 시스템클럭(SCx)에 동기하여 ROW어드레스의 증가되는 변위값을 X블럭의 크기만큼 +1씩 증가하여 카운트하는 X상태포인터(107)와, 외부의 시스템클럭(SCx)에 동기하여 COLUMN어드레스의 증가되는 변위값을 Y블럭의 크기만큼 +1씩 증가하여 카운트하는 Y상태포인터(108)와, 외부의 시스템클럭(SCx)을 입력받아 메모리셀어레이 내부의 각종 동작의 기준이 되는 동기클럭을 발생시키는 내부클럭발생기(109)와, 상기 X축 또는 Y축의 상태포인터(107),(108)의 출력신호를 인가받아 디-램모드와 RBA모드중 한가지 사용모드를 선택하는 모드셀렉터(110)와, 상기 사용모드에 따라, 256개의 블럭단위의 데이타를 읽거나 쓰기 위하여 메모리 내부의 발생신호인 ROW와 COLUMN 신호를 읽어들이기 위한 펄스를 발생시키는 내부제어 신호발생기(111)로 구성된다.
이와 같이 구성된 일반적인 디지탈 영상신호처리용 메모리장치의 작용을 설명하면 다음과 같다.
제1도 및 제2도를 참조하면, 일반적인 디지탈 영상신호처리용 메모리장치는 한 번에 읽고/쓰는 데이타 처리가 블럭단위로 행해지며 그 블럭크기에 대한 표준은 16*16으로 처리되도록 규정되어 있다.
이를 위해 메모리 장치 외부의 중앙처리장치(도시생략됨)로부터 발생된 최초의 시작(Start) 어드레스인 ROW와 COLUMN 어드레스를 인가받은 어드레스발생부(101)의 ROW어드레스 발생기(105)와 COLUMN어드레스발생기(106)는 16개의 시스템클럭이 입력될 때마다 +1씩 ROW어드레스의 변위를 증가시키는 4비트로 이루어진 X-상태 포인터(107)와 시스템클럭이 입력될 때마다 COLUMN어드레스의 변위를 +1씩 증가시키는 4비트로 이루어진 Y-상태 포인터(108)의 카운트하는 상태에 따라 외부로부터 인가받는 어드레스를 블럭의 시작(Start Address)어드레스로 하여 읽고/쓸 256개의 블럭데이타에 해당하는 각각의 어드레스를 발생시킨다.
즉, 하나의 블럭의 크기인 256개에 해당하는 각각의 어드레스를 부여하는 방식은 X축(ROW)에 시스템클럭을 16개 입력시킬 때마다 한 번 카운트하고, Y축(COLUMN)은 16개의 시스템클럭을 입력시킬 때마다 16번 카운트하는 4비트 카운터로 구성된 상태 포인터들(107),(108)을 카운트하여 하나의 블럭크기에 해당하는 어드레스들을 발생시키는 것이다.
상기와 같은 X,Y-상태포인터(107),(108)의 카운트값 및 영상신호처리용 메모리 외부에서 인가되는 신호인 RASx(ROW ADDRESS STROBE), CASx(COLUMN ADDRESS STROBE) 신호에 따라 내부제어신호발생기(111)는 모드셀렉터(110)의 선택된 모드로 동작하기 위한 제어신호(/RASi, /CASi, XF, RGE)들을 적당한 타이밍에 맞게 발생시킨다.
여기서, XF, RGE 신호는 영상신호처리용 메모리의 내부구성 블럭중 내부제어신호발생기(111)에서 발생되는 제어신호로서, 메모리셀어레이(102)에 데이타를 읽거나 쓸 때 직렬레지스터(92)로의 데이타 전송시 전송제어신호를 의미한다.
또한, 상기 모드셀렉터(110)는 하나의 블럭을 읽거나 쓰는데 필요한 256개의 시스템클럭이 입력될 때마다 외부의 모드선택 제어신호를 체크하여 칩의 동작모드를 현대의 진행모드인 DRAM모드나, RBA모드로 계속할 것인지, 새로운 동작모드로 변경할 것인지를 결정하게 된다.
그리고, 내부클럭 발생기(109)는 메모리 외부에서 인가되는 시스템클럭에 동기되어 메모리 내부에서의 각종 동작의 기준이 되는 동기클럭을 발생시킨다.
그러나, 이와 같은 종래의 디지탈 영상신호처리용 메모리장치는 4비트 레지스터로 구성된 X-상태포인터와 Y-상태 포인터를 이용하여 내부제어를 함으로써, 블럭사이즈의 변경이 불가능하였으며 따라서, 영상신호처리용 시스템의 블럭사이즈에 따른 메모리의 선택에 제한을 받는 즉, 시스템의 크기에 따른 영상신호처리용 메모리장치의 선택에 있어서, 호환성에 제한을 받는 문제점이 있다.
따라서, 본 발명의 목적은 이와 같은 종래의 문제점을 감안하여 영상신호처리용 메모리장치를 선택할 때 시스템의 크기에 따라 블럭사이즈를 변경가능토록하여 시스템의 크기에 따른 메모리장치의 호환성을 갖도록 하는 디지탈 영상신호처리용 메모리장치를 제공함에 있다.
이와 같은 본 발명의 목적을 달성하기 위한 디지탈 영상신호처리용 메모리장치는 블럭의 X축의 길이를 가변시키는 X축가변기와, 상기 X축가변기의 출력에 따라 ROW어드레스의 변위값을 카운트하여 카운트된 변위값을 출력하는 X상태포인터와, 내부의 시스템클럭에 동기하여 COLUMN어드레스의 변위값을 출력하는 Y상태포인터와, X축, Y축의 상태포인터의 출력신호에 따라 사용모드를 선택하는 모드셀렉터와, 메모리내부의 발생신호로 모드셀렉터내에서 선택된 모드에 따라 동작하기 위한 제어신호를 발생시키는 내부제어신호발생기를 포함함을 특징으로 한다.
이하, 본 발명에 따른 디지탈 영상신호처리용 메모리장치의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다.
[실시예 1]
제3도는 본 발명 디지탈 영상신호처리용 메모리의 RBA제어기에 대한 블럭도로서 블럭의 X축의 길이를 가변시키는 X축가변기(200)와, 상기 X축가변기(200)에서 발생하는 신호 및 외부의 시스템클럭에 동기하여 ROW어드레스의 증가되는 변위값을 설정된 블럭의 크기만큼 +1씩 증가 카운트하는 X상태포인터(107)와, 외부의 시스템클럭에 동기하여 COLUMN어드레스의 증가되는 변위값을 블럭의 크기만큼 +1씩 증가 카운트하는 Y상태포인터(108)와, 외부의 시스템클럭에 동기되어 메모리 내부의 각종 동작의 기준이 되는 동기클럭(SYCK)을 발생시키는 내부클럭발생기(109)와, 상기의 X축, Y축의 상태포인터(107,108)의 출력신호를 인가받아 디-램모드와 RBA모드중 한가지 사용모드를 선택하는 모드셀렉터(110)와, 256개의 데이타를 읽거나 쓰기 위하여 메모리 내부의 발생신호로 모드셀렉터(110)에서 선택된 모드에 따라 동작하기 위한 제어신호(/RASi, /CASi, XF, RGE)를 발생시키는 내부제어신호발생기(111)로 구성한다.
상기 X축가변기(200)는 외부의 시스템클럭과 임의의 블럭의 크기를 선택하는 제어신호(S0∼Sn)를 입력받아 블럭의 크기에 대한 제어신호(D0∼Dn)와 메모리 내부의 시스템클럭(SCi)를 발생하는 내부클럭발생기(201)와, 상기의 내부클럭발생기(201)의 블럭의 크기에 대한 제어신호(D0∼Dn)를 입력받아 X-상태포인터(107)의 카운트 범위를 블럭의 크기에 맞도록 제어신호를 발생하는 카운터 제어부(202)와, 상기의 내부클럭발생기(201)에서 발생된 제어신호(D0∼Dn)와 X-상태포인터(107)의 카운트 상태를 입력받아 원하는 X축 블럭의 크기에 따라 내부제어신호발생기(111)의 제어신호를 출력하는 X축블럭제어기(203)로 구성한다.
여기서, 상기 내부클럭발생기(201)는 외부에서 인가되는 블럭의 크기를 결정하는 제어신호(S0∼Sn)를 입력받아 블럭의 크기에 대한 제어신호(D0∼Dn)를 발생하는 블럭크기선택기(204)와, 상기 블럭크기선택기(204)에서 출력되는 제어신호(D0∼Dn)와 후단의 주파수채배기(206)에서 발생된 주파수를 입력받아 내부의 블럭의 크기를 제어하는데 사용되는 시스템클럭을 발생하는 주파수선택기(205)와, 시스템클럭(Scx)을 입력받아 그 클럭신호에 동기된 2n배의 각각의 채배주파수를 발생시켜 상기의 주파수선택기(205)로 출력하는 주파수채배기(206)로 구성한다.
이와 같이 구성된 본 발명 디지탈 영상신호처리용 메모리장치의 작용을 상세히 설명하면 다음과 같다.
먼저, 영상신호처리용 메모리의 N.C(NO CONNECT)핀은 본 발명을 구현하기 위한 블럭의 크기를 선택하는 제어신호(S0∼Sn)를 인가하는 핀으로 사용한다.
제4도 및 제5도를 참조하여 두 개의 제어신호(S0∼S1)를 인가할 경우를 예를 들어 설명하면 다음과 같다.
상기 제어신호(S0∼S1)를 입력받은 블럭크기선택기(204)는 블럭의 크기에 해당하는 제어신호(D0∼D3)를 출력하며, 시스템의 동기클럭인 외부의 시스템클럭(SCx)을 입력받은 주파수채배기(206)는 입력받은 시스템클럭을 각각 2n채배하여 각각의 출력단자로 해당하는 채배주파수를 출력하며, 상기 블럭크기선택기(204)에서 발생하는 제어신호(D0∼D3)와 상기의 주파수채배기(206)에서 발생하는 각각의 채배주파수를 입력받은 주파수선택기(205)는 디코딩한 해당 채배주파수(SCi)를 선택하여 출력한다.
이때, 상기 출력신호인 해당 채배주파수(SCi)가 상기 Y상태포인터(108)의 동기클럭신호가 되는 내부의 시스템클럭(SCi)이 된다.
여기서, 제3도의 블럭도에 나타난 바와 같이, 상기 블럭크기선택기(204)에서 출력되는 제어신호(D0∼D3)를 입력받은 카운터 제어부(202)는 X-상태포인터(107)의 카운팅하는 X축의 범위를 도면 제7도의 진리표에 나타낸 바와 같이, 제어하며 또한, X축가변시 X-상태포인터(107)는 메모리 외부의 시스템클럭에 동기되어 카운팅동작을 수행하나 Y-상태포인터(108)는 주파수선택기(210)에서 발생하는 채배주파수인 내부시스템클럭(Sci)에 동기되어 카운팅동작을 수행한다.
그리고, 상기의 블럭크기선택기(204)에서 발생되는 제어신호와 상기 X-상태포인터(107)에서 발생되는 카운팅신호를 입력받은 X축블럭제어기(203)는 X축의 설정된 크기에 따라 내부제어신호발생기(111)를 제어하는 신호를 출력한다.
그외의 구성 블럭에 대한 상세 동작은 종래의 영상신호처리용 메모리장치의 동작과 동일하므로 생략한다.
도면 제5도는 상기 내부클럭발생기(201)에 인가하는 제어신호가 2개(S0,S1)일 때의 한 실시예이며 도면 제6도는 상기 X축블럭제어기(203)를 구현하기 위한 한 실시예이고 도면 제7도는 본 발명에 따른 블럭의 크기를 선택시 두 개의 제어신호(S0∼S1)를 인가시 각각 신호에 대한 관계도이다.
도면 제8도는 블럭의 크기가 16*16일 경우와 8*8일 경우의 메모리 내부의 클럭주파수와 Y상태포인터의 출력관계를 나타낸 것으로서, 그중 블럭의 크기가 8*8일 경우를 설명하면 도면 제5도와 제7도에 나타난 바와 같이, 내부의 클럭주파수는 시스템클럭의 2n배의 주파수가 되며, 16*16일 경우에 있어서는 외부의 시스템클럭의 절반만 있어도 동일한 Y상태포인터 동작이 진행된다.
즉, 16개의 내부클럭이 입력될 때마다 X상태포인터는 1씩 증가하며 상기 X상태포인터가 1씩 증가할 때 상기 Y상태포인터는 0에서 15까지를 카운팅하는 신호의 흐름도를 나타내 준다.
[실시예 2]
도면 제9도는 본 발명 RBA제어기의 또 다른 실시예에 따른 구성도로서 블럭의 X축과 Y축의 크기를 서로 다르게 하는 설정하는 X, Y축가변기(300)와, 상기 X, Y축가변기(300)의 제어를 받아 ROW어드레스의 증가되는 변위값을 설정된 블럭의 크기만큼 카운트하는 X상태포인터(107)와, 상기 X, Y축가변기(300)의 제어를 받아 COLUMN어드레스의 증가되는 변위값을 설정된 블럭의 크기만큼 카운트하는 Y상태포인터(108)와, 외부의 시스템클럭을 입력받아 메모리 내부의 각종 동작의 기준이 되는 동기클럭을 발생시키는 내부클럭발생기(109)와, 상기의 X축, Y축의 상태포인터(107,108)의 출력신호를 인가받아 디-램모드와 RBA모드중 한가지 사용모드를 선택하는 모드셀렉터(110)와, 256개의 데이타를 읽거나 쓰기 위하여 메모리 내부의 발생신호인 ROW와 COLUMN신호를 읽어들이기 위한 펄스를 발생시키는 내부제어신호발생기(111)로 구성한다.
여기서, 상기의 X, Y축가변기(300)는 외부의 제어신호를 인가받아 블럭의 크기를 제어하는 신호를 출력하는 블럭크기선택기(301)와, 상기 블럭크기선택기(301)에서 발생하는 제어신호와 X상태포인터의 출력을 인가받아 원하는 블럭 X의 크기에 따라 내부제어신호발생기(111)를 제어하는 신호를 발생하는 X축블럭제어부(302)와, 상기의 블럭크기선택기(301)에서 발생하는 신호를 입력받아 X-상태포인터(107)를 블럭의 크기에 맞게 카운트하도록 X-상태포인터(107)의 카운트를 제어하는 신호를 발생하는 카운터 제어부(202)와, 외부의 시스템클럭과 Y축의 블럭의 크기를 선택하는 신호를 입력받아 내부의 시스템클럭을 발생하는 Y축 블럭의 크기 및 내부클럭 발생기(303)로 구성한다.
여기서, 상기의 Y축 블럭의 크기선택 및 내부클럭 발생기(303)는 도면 제10도에 도시한 바와 같이 메모리의 외부 제어핀으로부터 인가되는 제어신호를 인가받아 블럭의 Y축의 크기를 결정하는 신호를 입력받아 Y축 블럭의 크기에 대한 제어신호를 발생하는 Y축블럭크기선택기(304)와, 상기의 Y축블럭크기선택기(304)에서 출력되는 신호와 후술하는 주파수채배기(306)에서 발생된 주파수를 입력받아 내부의 시스템클럭(Sci)을 발생하는 주파수선택기(305)와, 시스템클럭(Scx)을 입력받아 그 클럭신호에 동기된 2n배의 각각의 채배주파수를 발생시켜 상기의 주파수선택기(305)로 출력하는 주파수채배기(306)로 구성한다.
상기의 또 다른 실시예에 따른 동작 설명은 다음과 같다.
외부의 제어신호(SY0SYn)를 인가받은 Y축 블럭의 크기선택 및 내부클럭발생기(303)는 Y축블럭크기선택기(304)에 의해서 해당 제어신호(D0∼Dn)가 발생되며 외부의 시스템클럭(SCx)에 동기하여 Y축주파수채배기(306)는 해당하는 채배주파수(F0∼Fn)를 발생하며 Y축주파수선택기(305)는 상기 Y축블럭크기선택기(304)에서 발생되는 제어신호(D0∼Dn)에 따라 상기 Y축주파수채배기(306)에서 발생하는 해당 채배주파수(SCi)를 출력한다.
상기 Y축주파수선택기(305)에서 발생한 블럭의 크기에 따라 출력하는 내부시스템클럭(SCi)을 입력받은 Y상태포인터(108)는 그에 따른 카운팅 범위를 제어하여 Y축의 블럭의 크기를 제어한다.
그외의 동작 설명은 실시예 1인 본 발명 도면 제3도의 동작과 동일하므로 생략한다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따르면 메모리 외부에서 블럭의 크기를 선택적으로 제어할 수 있게 함으로써 시스템에 따라 액세스하는 블럭의 크기를 변화시킬 수 있고 블럭의 크기에 따라 적당한 클럭주파수를 메모리 외부의 클럭에 의하여 생성시킴으로써 별도의 주파수발생기가 없어도 동작가능하고 따라서, 새로운 크기의 블럭액세스를 위하여 별도의 디지탈 영상신호처리용 메모리의 개발이 없어도 블럭의 크기를 원하는 바와 같이 가변시킬 수 있다.

Claims (10)

  1. 시스템 제어신호를 발생하며 블럭의 길이를 가변시키는 RBA제어부와, 상기 RBA제어부의 제어신호에 따라 외부의 어드레스 신호를 인가받아 블럭의 크기에 해당하는 내부어드레스를 발생시키는 어드레스발생부와, 상기 RBA제어부의 제어신호에 따라 어드레스신호에 해당하는 메모리셀들에 데이타를 읽고/쓰는 메모리셀어레이와, 상기 RBA제어부의 제어신호에 따라 어드레스신호에 해당하는 상기 메모리셀어레이에 저장된 데이타에 대한 전송여부를 제어하는 전송제어부와, 상기 RBA제어부와 전송제어부의 제어를 받아 메모리장치의 외부와 데이타를 주고받는 입출력부를 포함하는 디지탈 영상신호처리용 메모리장치에 있어서, 상기 RBA제어부는 블럭의 X축의 길이를 가변시키는 X축가변기와, 상기 X축가변기의 출력에 따라 ROW어드레스의 변위값을 카운트하여 카운트된 변위값을 출력하는 X상태포인터와, 내부의 시스템클럭에 동기하여 COLUMN어드레스의 변위값을 출력하는 Y상태포인터와, X축, Y축의 상태포인터의 출력신호에 따라 사용모드를 선택하는 모드셀렉터와, 메모리내부의 발생신호로 선택된 모드로 동작하기 위한 제어신호를 발생시키는 내부제어신호발생기를 포함함을 특징으로 하는 디지탈 영상신호처리용 메모리장치.
  2. 제1항에 있어서, 상기 X축가변기는 시스템클럭과 제어신호를 입력받아 블럭의 크기에 대한 제어신호와 내부의 시스템클럭을 발생하는 내부클럭발생기와, 상기 내부클럭발생기의 제어신호를 입력받아 X-상태포인터의 카운트 동작을 제어하기 위한 신호를 발생하는 카운터 제어부와, 상기의 내부클럭발생기에서 발생한 제어신호와 X-상태포인터의 출력에 따라 내부제어신호발생기를 제어하는 신호를 출력하는 X축블럭제어기를 포함함을 특징으로 하는 디지탈 영상신호처리용 메모리장치.
  3. 제2항에 있어서, 상기 내부클럭발생기는 메모리 외부의 제어신호를 입력받아 블럭의 크기에 해당하는 제어신호를 발생하는 블럭크기선택기와, 상기의 블럭크기선택기에서 발생하는 신호와 후단의 주파수채배기에서 발생하는 해당 주파수를 입력받아 내부의 시스템클럭을 발생하는 주파수선택기와, 메모리 외부의 시스템클럭을 입력받아 그 클럭신호에 동기된 각각의 채배주파수를 발생시켜 상기의 주파수선택기로 출력하는 주파수채배기를 포함함을 특징으로 하는 디지탈 영상신호처리용 메모리장치.
  4. 제3항에 있어서, 상기 블럭크기선택기는 입력단자(S0)로 입력된 신호를 반전출력하는 반전 소자와, 또 다른 입력단자(S1)로 입력된 신호를 반전출력하는 반전소자와, 상기 반전 소자들의 출력신호들을 입력받아 부정논리곱 신호들을 출력하는 다수개의 논리게이트를 포함함을 특징으로 하는 디지탈 영상신호처리용 메모리장치.
  5. 제3항에 있어서, 상기 주파수채배기는 시스템클럭에 동기하여 그 클럭을 1배하는 제1출력단과, 상기 시스템클럭을 2배하는 제2출력단과, 상기 시스템클럭을 4배하는 제3출력단과, 상기 시스템클럭을 8배하는 제4출력단을 포함함을 특징으로 하는 디지탈 영상신호처리용 메모리장치.
  6. 제3항에 있어서, 상기 주파수선택기는 상기 블럭크기선택기의 출력신호들과 상기 주파수채배기에서 출력되는 주파수들을 각각 입력받아 부정논리합신호로 연산출력하는 논리게이트들을 포함함을 특징으로 하는 디지탈 영상신호처리용 메모리장치.
  7. 제2항에 있어서, 상기 X축블럭제어기는 상기 X상태포인터의 출력신호들과 상기 블럭크기선택기의 출력신호들을 입력받아 부정논리합 신호로 연산출력하여 블럭사이즈제어신호(XER)를 출력함을 특징으로 하는 디지탈 영상신호처리용 메모리장치.
  8. 제1항에 있어서, RBA제어부는 블럭의 X축 및 Y축의 길이를 서로 다르게 가변시키는 X, Y축가변기와, 상기 X, Y축가변기의 출력에 따라 ROW어드레스의 변위값을 카운트하여 카운트된 변위값을 출력하는 X상태포인터와, 상기 X, Y축가변기에서 발생하는 시스템클럭에 동기하여 COLUMN어드레스의 변위값을 출력하는 Y상태포인터와, 외부의 시스템클럭에 동기되어 메모리 내부의 동기클럭을 발생시키는 내부클럭발생기와, 상기의 X축, Y축의 상태포인터의 출력신호에 따라 사용모드를 선택하는 모드셀렉터와, 메모리 내부의 발생신호로 선택된 모드로 동작하기 위한 제어신호를 발생시키는 내부제어 신호발생기를 포함함을 특징으로 하는 디지탈 영상신호처리용 메모리장치.
  9. 제8항에 있어서, 상기 X, Y축가변기는 외부의 제어신호에 따라 블럭의 X축의 크기를 제어하는 신호를 발생하는 블럭크기선택기와, 상기 블럭크기선택기에서 발생하는 제어신호와 X상태포인터의 출력을 인가받아 원하는 블럭 X의 크기에 따라 내부제어신호발생기의 제어신호를 출력하는 X축블럭제어부와, 상기의 블럭크기선택기의 제어신호에 따라 X-상태포인터의 카운트범위를 제어하는 카운터 제어부와, 외부의 시스템클럭과 제어신호에 따라 Y축의 블럭의 크기를 제어함과 동시에 내부의 시스템클럭을 발생하는 Y축 블럭의 크기선택 및 내부클럭 발생기를 포함함을 특징으로 하는 디지탈 영상신호처리용 메모리장치.
  10. 제9항에 있어서, 상기 Y축 블럭의 크기선택 및 내부클럭 발생기는 메모리의 외부제어핀으로부터 인가되는 제어신호에 따라 Y축 블럭의 크기에 대한 제어신호를 발생하는 Y축블럭크기선택기와, 상기의 Y축블럭크기선택기에서 발생되는 제어신호와 후단의 주파수채배기에서 발생하는 주파수를 입력받아 내부의 시스템클럭을 발생하는 Y축주파수선택기와, 시스템클럭에 동기된 2n배의 각각의 채배주파수를 발생시켜 상기 주파수선택기로 출력하는 주파수채배기를 포함함을 특징으로 하는 디지탈 영상신호처리용 메모리장치.
KR1019950033871A 1995-10-04 1995-10-04 디지탈 영상신호처리용 메모리장치 KR0179166B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950033871A KR0179166B1 (ko) 1995-10-04 1995-10-04 디지탈 영상신호처리용 메모리장치
DE1995146808 DE19546808C1 (de) 1995-10-04 1995-12-14 Speichervorrichtung zum Verarbeiten eines digitalen Videosignals
US08/598,295 US5706480A (en) 1995-10-04 1996-02-08 Memory device and method for processing digital video signal
JP6743696A JP3116269B2 (ja) 1995-10-04 1996-02-29 ディジタル映像信号処理用メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033871A KR0179166B1 (ko) 1995-10-04 1995-10-04 디지탈 영상신호처리용 메모리장치

Publications (2)

Publication Number Publication Date
KR970025140A KR970025140A (ko) 1997-05-30
KR0179166B1 true KR0179166B1 (ko) 1999-05-01

Family

ID=19429160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033871A KR0179166B1 (ko) 1995-10-04 1995-10-04 디지탈 영상신호처리용 메모리장치

Country Status (4)

Country Link
US (1) US5706480A (ko)
JP (1) JP3116269B2 (ko)
KR (1) KR0179166B1 (ko)
DE (1) DE19546808C1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166853B1 (ko) * 1996-04-26 1999-03-20 문정환 디지탈 영상신호 처리용 메모리 시스템
KR100219842B1 (ko) * 1997-03-12 1999-09-01 서평원 이동 전화시스템
EP1109409A3 (en) * 1999-12-17 2011-11-30 Canon Kabushiki Kaisha Digital signal coding with division into tiles
JP4162348B2 (ja) * 2000-02-04 2008-10-08 株式会社東芝 メモリ混載画像処理用ｌｓｉおよび画像処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2566950B1 (fr) * 1984-06-29 1986-12-26 Texas Instruments France Processeur de points d'images video, systeme de visualisation en comportant application et procede pour sa mise en oeuvre
US4920504A (en) * 1985-09-17 1990-04-24 Nec Corporation Display managing arrangement with a display memory divided into a matrix of memory blocks, each serving as a unit for display management
US4912658A (en) * 1986-04-18 1990-03-27 Advanced Micro Devices, Inc. Method and apparatus for addressing video RAMS and refreshing a video monitor with a variable resolution
DE69224687T2 (de) * 1991-07-30 1998-07-02 Nippon Electric Co Trägerfrequenz-Fehlerdetektorschaltung zur genauen Feststellung eines Trägerfrequenzfehlers
KR970008412B1 (ko) * 1993-10-15 1997-05-23 엘지반도체 주식회사 디지탈 영상신호 처리용 메모리 시스템
US5546459A (en) * 1993-11-01 1996-08-13 Qualcomm Incorporated Variable block size adaptation algorithm for noise-robust acoustic echo cancellation

Also Published As

Publication number Publication date
JPH09116851A (ja) 1997-05-02
DE19546808C1 (de) 1996-09-05
KR970025140A (ko) 1997-05-30
US5706480A (en) 1998-01-06
JP3116269B2 (ja) 2000-12-11

Similar Documents

Publication Publication Date Title
US5386385A (en) Method and apparatus for preventing invalid operating modes and an application to synchronous memory devices
KR940008295B1 (ko) 반도체메모리
US6279073B1 (en) Configurable synchronizer for double data rate synchronous dynamic random access memory
US5940875A (en) Address pattern generator for burst address access of an SDRAM
EP0025801A1 (en) Access system for memory modules
US5406518A (en) Variable length delay circuit utilizing an integrated memory device with multiple-input and multiple-output configuration
US5416749A (en) Data retrieval from sequential-access memory device
US4271483A (en) Delay circuits
US5612926A (en) Sequential access memory
US7069406B2 (en) Double data rate synchronous SRAM with 100% bus utilization
KR0179166B1 (ko) 디지탈 영상신호처리용 메모리장치
US5682393A (en) Pattern generator for cycle delay
US5113368A (en) Circuit for delaying at least one high bit rate binary data train
US6016537A (en) Method and apparatus for address multiplexing to support variable DRAM sizes
US6490700B1 (en) Memory device testing apparatus and data selection circuit
JPS6216294A (ja) メモリ装置
WO1996021278A1 (en) Interleaved and sequential counter
US6377902B1 (en) Arrangement for continuous and uninterrupted reading of a large volume of data from an electronic measuring device into a memory
JPH033254B2 (ko)
US4293931A (en) Memory refresh control system
US5897653A (en) Data tracing apparatus
US5500825A (en) Parallel data outputting storage circuit
JPS599117B2 (ja) 記憶装置
KR0121776B1 (ko) 동기식 디램의 히든 셀프 리프레쉬 장치
US4424730A (en) Electronic musical instrument

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 17

EXPY Expiration of term