DE19546808C1 - Speichervorrichtung zum Verarbeiten eines digitalen Videosignals - Google Patents

Speichervorrichtung zum Verarbeiten eines digitalen Videosignals

Info

Publication number
DE19546808C1
DE19546808C1 DE1995146808 DE19546808A DE19546808C1 DE 19546808 C1 DE19546808 C1 DE 19546808C1 DE 1995146808 DE1995146808 DE 1995146808 DE 19546808 A DE19546808 A DE 19546808A DE 19546808 C1 DE19546808 C1 DE 19546808C1
Authority
DE
Germany
Prior art keywords
block size
axis
control signal
internal
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1995146808
Other languages
English (en)
Inventor
Dae Sik Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Application granted granted Critical
Publication of DE19546808C1 publication Critical patent/DE19546808C1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Dram (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Processing (AREA)
  • Memory System (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Image Input (AREA)

Description

Die Erfindung betrifft eine Speichervorrichtung zum Verar­ beiten eines digitalen Videosignals, und spezieller betrifft sie eine Speichervorrichtung zum Verarbeiten eines digitalen Videosignals, durch die die Blockgröße beim Lesen oder Schreiben von Daten in der Einheit von Blöcken, wie bei der Kompression und Expansion eines Videosignals erforderlich, verändert werden kann.
Fig. 1 ist ein Blockdiagramm eines üblichen Speichers (DE 44 01 339 A1) zum Verarbeiten eines digitalen Videosignals. Gemäß Fig. 1 ver­ fügt der herkömmliche Speicher über einen Blockdirektzu­ griffs (RBA = Random Block Access)-Controller 100 zum Erzeu­ gen eines Steuersignals zum Steuern von Blöcken entsprechend extern zugeführten Steuersignalen /RASX, /CASX, /WE, /DT, SCX und RBA, und einen Adressengenerator 101, der Zeilen- und Spaltenadressensignale empfängt, wie sie von einer au­ ßerhalb der Videospeichervorrichtung liegenden (nicht darge­ stellten) zentralen Verarbeitungseinheit entsprechend dem Steuersignal des RBA-Controllers 100 erzeugt werden, der da­ durch kontinuierlich interne Zeilen- und Spaltenadressen entsprechend der Blockgröße erzeugt, wobei die Zeilen- und Spaltenadressensignale als Startadressen verwendet werden, ein Speicherzellenarray 102, in das Daten jeweils für eine (nicht dargestellte) Speicherzelle eingeschrieben werden oder aus dem sie ausgelesen werden, was entsprechend den Adressensignalen erfolgt, wie sie vom Adressengenerator 101 abhängig vom Steuersignal vom RBA-Controller 100 erzeugt werden, eine Übertragungssteuerung 103 zum Steuern der Über­ tragung von im Speicherzellenarray 102 abgespeicherten Daten unter der Steuerung des RBA-Controllers 100 und des Adres­ sengenerators 101, und eine Eingabe/Ausgabe-Einrichtung 104, die Daten unter der Steuerung des RBA-Controllers 100 und der Übertragungssteuerung 103 von der Außenseite der Spei­ chervorrichtung empfängt oder dorthin aussendet.
Der Adressengenerator 101 besteht aus einem Zeilenadressen­ generator 105, der von außen ein Zeilensignal als Anfangs­ adresse erhält und der Adressen erzeugt, um auf so viele kontinuierlich zugeordnete Blöcke zuzugreifen, wie es der X-Achse-Größe entspricht, während das Zeilensignal als Bezugssignal verwendet wird, und einem Spaltenadressengene­ rator 106, der extern ein Spaltensignal als Anfangsadresse erhält und der Adressen erzeugt, um auf so viele kontinuier­ lich zugeordnete Blöcke zuzugreifen, wie es der Y-Achse- Größe entspricht, während das Spaltensignal als Bezugssignal verwendet wird.
Eine Eingabe/Ausgabe-Steuerungseinrichtung 104 besteht aus einer Eingabe/Ausgabe-Steuerung 95 zum Steuern, ob die über ein serielles Register 92 gemäß dem Steuersignal des RBA- Controllers 100 übertragenen Daten über einen Eingabe/Aus­ gabe-Abschnitt 94 an einen externen Speicher übertragen wer­ den.
Die Übertragungssteuerung 103 enthält eine RBA-Auswahlein­ richtung 91 zum Auswählen der X-Achse-Blockgröße des Spei­ cherzellenarrays 102 entsprechend den Steuersignalen vom Spaltenadressengenerator 106 und vom RBA-Controller 100, ein serielles Register 92 zum Übertragen serieller Daten an den Eingabe/Ausgabe-Abschnitt 104 entsprechend Steuersignalen vom RBA-Controller 100 und einen Decodierer 93 zum Decodie­ ren der Y-Achse-RBA-Daten entsprechend dem Spaltenadressen­ signal vom Spaltenadressengenerator 106 und einem Steuersi­ gnal vom RBA-Controller 100.
Gemäß Fig. 2 verfügt der RBA-Controller 100 über einen X- Status-Zeiger 107 zum Erhöhen der Zeilenadressen um eins entsprechend der Größe des X-Achse-Blocks, synchron mit einem externen Systemtakt SCx, einen Y-Status-Zeiger 108 zum Erhöhen der Spaltenadresse um eins entsprechend der Größe des Y-Achse-Blocks synchron mit dem externen Systemtakt SCx, einen internen Taktgenerator 109, der den externen System­ takt SCx erhält und einen Synchronisiertakt erzeugt, der zum Bezug für jeweilige interne Operationen betreffend das Spei­ cherzellenarray dient, eine Modusauswahleinrichtung 110, die die Ausgangssignale des X- oder Y-Statuszeigers 107 bzw. 108 erhält und einen DRAM-Modus oder einen RBA-Modus auswählt, und einen internen Steuersignalgenerator 111 zum Erzeugen eines Impulses zum Auslesen der intern erzeugten Zeilen- und Spaltensignale aus dem Speicher, um 256 Daten mit Blockein­ heit abhängig vom Nutzungsmodus auszulesen oder einzuschrei­ ben.
Nachfolgend wird die Arbeitsweise dieser üblichen Speicher­ vorrichtung zum Verarbeiten digitaler Videosignale beschrie­ ben.
Gemäß den Fig. 1 und 2 wird die Verarbeitung von zu einem Zeitpunkt gelesenen oder eingeschriebenen Daten mit Block­ einheit ausgeführt. Die Standardgröße eines Blocks ist auf 16 · 16 eingestellt.
Zu diesem Zweck erzeugen der Zeilen- und Spaltenadressen­ generator 105 und 106, nachdem sie Zeilen und Spaltenadres­ sen als Anfangsadressen, wie von der (nicht dargestellten) externen CPU der Speichervorrichtung erzeugt, erhalten ha­ ben, jeweilige Adressen entsprechend den zu lesenden oder zu schreibenden Daten eines 256-Blocks, während eine extern zu­ geführte Adresse als Startadresse für den Block verwendet wird, was entsprechend dem Zählstatus des aus 4 Bits beste­ henden X-Statuszeigers 107, wobei die Zeilenadresse immer dann um eins erhöht wird, wenn 16 Systemtakte eingegeben sind, und des aus 4 Bits bestehenden Y-Statuszeigers 108 er­ folgt, wobei die Spaltenadresse immer dann um eins erhöht wird, wenn der Systemtakt eingegeben wird.
Entsprechend einem Verfahren, bei dem jeweilige Adressen für 256 Daten, d. h. die Größe eines Blocks, vergeben sind, wer­ den Adressen entsprechend der Größe eines Blocks mittels Zählvorgängen durch die Statuszeiger 107 und 108 erzeugt, die über 4-Bit-Zähler verfügen, die um eins weiterzählen, wenn 16 Systemtakte für die X-Achse (Zeile) eingegeben sind, bzw. 16 Mal zählen, wenn 16 Systemtakte für die Y-Achse (Spalte) eingegeben sind. Entsprechend den Zählwerten des X- und des Y-Statuszeigers 107 und 108 sowie extern vom Videosignal-Verarbeitungsspeicher zugeführten Signalen RASx und CASx erzeugt der interne Steuersignalgenerator 111 Steu­ ersignale /RASi, /CASi, XF und RGE, um in dem von der Modus­ auswahleinrichtung 110 ausgewählten Modus gemäß einer zweck­ dienlichen zeitlichen Steuerung zu arbeiten.
Hierbei sind die Signale XF und RGE Steuersignale, wie sie vom internen Steuersignalgenerator 111 für die internen Kon­ figurationsblöcke des Videosignal-Verarbeitungsspeichers er­ zeugt werden, und sie entsprechen Übertragungssteuersignalen zum Steuern der Datenübertragung an das serielle Register 92, wenn Daten in das Speicherzellenarray 102 eingeschrieben oder aus ihm ausgelesen werden.
Die Modusauswahleinrichtung 110 überprüft das externe Modus­ auswahl-Steuersignal immer dann, wenn 256 Systemtakte, wie sie zum Lesen oder Schreiben eines Blocks erforderlich sind, eingegeben sind, um zu ermitteln, ob als Chip-Betriebsmodus mit dem DRAM-Modus oder dem RBA-Modus als aktuellem Modus fortgefahren werden soll oder ob auf einen neuen Betriebs­ modus umgeschaltet werden soll.
Der interne Taktgenerator 109 erzeugt einen Synchronisier­ takt, der zur Bezugnahme für verschiedene interne Operatio­ nen des Speichers dient, synchron mit dem von außen angeleg­ ten Systemtakt.
Jedoch besteht bei der herkömmlichen Speichervorrichtung zum Verarbeiten eines digitalen Videosignals eine interne Steue­ rung unter Verwendung der jeweils aus einem 4-Bit-Register bestehenden X- und Y-Statuszeiger. Dies macht eine Änderung der Blockgröße unmöglich, was die Speicheranwahl auf die Blockgröße beschränkt. Anders gesagt, ist die Kompatibilität des Videosignal-Verarbeitungsspeichers entsprechend der Systemgröße beschränkt.
Der Erfindung liegt die Aufgabe zugrunde, eine Speichervor­ richtung zum Verarbeiten eines digitalen Videosignals zu schaffen, bei der sich die Blockgröße mit der Systemgröße ändert, um für Kompatibilität der Speichervorrichtung hin­ sichtlich der Systemgröße zu sorgen.
Die erfindungsgemäße Speichervorrichtung ist durch die Lehre des beigefügten Anspruchs 1 gegeben.
Die Erfindung wird im folgenden anhand von durch die Figuren erläuterten bevorzugten Ausführungsbeispielen näher erläu­ tert.
Fig. 1 ist ein Blockdiagramm einer üblichen Speichervorrich­ tung zum Verarbeiten eines digitalen Videosignals;
Fig. 2 ist ein Detailblockdiagramm eines in der Vorrichtung von Fig. 1 verwendeten RBA-Controllers;
Fig. 3 ist ein Blockdiagramm eines RBA-Controllers für den Fall, daß die X-Achse in einer erfindungsgemäßen Speicher­ vorrichtung zum Verarbeiten digitaler Videosignale variiert;
Fig. 4 ist ein detailliertes Blockdiagramm eines internen Taktgenerators in Fig. 3;
Fig. 5 ist ein detailliertes Schaltbild des internen Takt­ generators von Fig. 4;
Fig. 6 ist ein detailliertes Schaltbild der X-Achse-Block­ steuerung in Fig. 3;
Fig. 7 zeigt Betriebszustände jeweiliger Signale in Fig. 6, abhängig von Eingabe/Ausgabe;
Fig. 8 zeigt Signalverläufe für die Ausgangsbeziehung zwi­ schen der internen Taktfrequenz und dem Y-Statuszeiger ab­ hängig von der Auswahl der Blockgröße (16 · 16 oder 8 · 8) in Fig. 3;
Fig. 9 ist ein Blockdiagramm des RBA-Controllers, wenn die X- oder Y-Achse eines Blocks in einer erfindungsgemäßen Speichervorrichtung zum Verarbeiten eines digitalen Video­ signals variiert; und
Fig. 10 ist ein detailliertes Blockdiagramm der Einrichtung in Fig. 9 zur Auswahl der Y-Achse-Blockgröße und zur Erzeu­ gung des internen Takts.
Erstes Ausführungsbeispiel
Gemäß Fig. 3 umfaßt der RBA-Controller der erfindungsgemäßen Speichervorrichtung zum Verarbeiten eines digitalen Video­ signals über einen X-Achse-Variierabschnitt 200 zum Variie­ ren der Länge der X-Achse eines Blocks, einen X-Statuszeiger 107 zum Erhöhen des Werts der Zeilenadresse um eins entspre­ chend der Blockgröße, synchron mit dem vom X-Achse-Variier­ abschnitt 200 erzeugten Signal und einem externen System­ takt, einen Y-Statuszeiger 108 zum Erhöhen des Werts der Spaltenadresse um eins entsprechend der Blockgröße, synchron mit dem externen Systemtakt, einen internen Taktgenerator 109 zum Erzeugen eines Synchronisiertakts SYCK, der zur Be­ zugnahme für jeweilige interne Operationen des Speichers synchron mit dem externen Systemtakt dient, eine Modusaus­ wahleinrichtung 110, die die Ausgangssignale des X- und des Y-Statuszeigers 107 und 108 erhält und einen DRAM-Modus oder einen RBA-Modus auswählt, und einen internen Steuersignal­ generator 111 zum internen Erzeugen von Steuersignalen /RASi, /CASi, XF und RGE, die abhängig vom durch die Modus­ auswahleinrichtung 110 ausgewählten Modus arbeiten, um 256 Daten zu schreiben oder zu lesen.
Der X-Achse-Variierabschnitt 200 umfaßt einen internen Takt­ generator 201, der einen externen Systemtakt und Steuersi­ gnale S₀-Sn empfängt, die die Größe eines vorgegebenen Blocks auswählen, um dadurch Blockgröße-Steuersignale D₀- Dn und einen internen Systemtakt SCi zu erzeugen, eine Zäh­ lersteuerung 202, die die Blockgröße-Steuersignale D₀-Dn vom internen Taktgenerator 201 empfängt und ein Steuersignal erzeugt, das den Zählbereich des X-Statuszeigers 107 an die Blockgröße anpaßt, und eine X-Achse-Blocksteuerung 203, die die vom internen Taktgenerator 201 erzeugten Steuersignale D₀-Dn und den Zählzustand des X-Statuszeigers 107 em­ pfängt, um dadurch das Steuersignal des internen Steuer­ signalgenerators 111 entsprechend einer gewünschten Größe von X-Achse-Blöcken auszugeben.
Hierbei umfaßt der interne Taktgenerator 201 eine Blockgrö­ ße-Auswahleinrichtung 204, die Steuersignale S₀-Sn em­ pfängt, die die Größe eines extern zugeführten Blocks fest­ legen, um dadurch die Blockgröße-Steuersignale D₀-Dn zu erzeugen, eine Frequenz-Auswahleinrichtung 205, die die von der Blockgröße-Auswahleinrichtung 204 ausgegebenen Steuer­ signale D₀-Dn und eine von einem später genannten Fre­ quenzmultiplizierer 206 erzeugte Frequenz erhält und einen Systemtakt erzeugt, der bei der Steuerung der Blockgröße zu verwenden ist, und einen Frequenzmultiplizierer 206, der den Systemtakt SCx empfängt, das 2n-fache der Taktfrequenz er­ zeugt und das Ergebnis an die Frequenz-Auswahleinrichtung 205 ausgibt.
Nachfolgend wird die Arbeitsweise der erfindungsgemäßen Speichervorrichtung zum Verarbeiten eines digitalen Video­ signals im Detail beschrieben.
Zunächst wird das N. C.(no connect = kein Anschluß)-Ende der Speichereinrichtung zum Verarbeiten eines Videosignals dazu verwendet, Steuersignale S₀-Sn zum Auswählen der Block­ größe zuzuführen. Unter Bezugnahme auf die Fig. 4 und 5 wird nachfolgend ein Beispiel für das Zuführen zweier Steuersi­ gnale S₀ und S₁ erörtert.
Nachdem die Blockgröße-Auswahleinrichtung 204 die Steuer­ signale S₀ und S₁ empfangen hat, gibt sie Steuersignale D₀-D₃ entsprechend der Blockgröße aus. Der Frequenzmulti­ plizierer 206, der den externen Systemtakt SCx, also den Synchronisiertakt des Systems, empfangen hat, multipliziert den Systemtakt mit 2n, um dadurch Multiplikationsfrequenzen entsprechend den jeweiligen Ausgangsports auszugeben. Die Frequenz-Auswahleinrichtung 205 empfängt die von der Block­ größe-Auswahleinrichtung 204 erzeugten Steuersignale D₀-D₃ sowie die vom Frequenzmultiplizierer 206 erzeugten Multipli­ kationsfrequenzen, und sie wählt eine entsprechende, deco­ dierte Multiplikationsfrequenz SCi aus. Hierbei wird die Multiplikationsfrequenz SCi der interne Systemtakt SCi, der der Synchronisiertakt für den Y-Statuszeiger 108 ist.
Die Zählersteuerung 202 empfängt die von der Blockgröße- Auswahleinrichtung 204 im internen Taktgenerator 201 ausge­ gebenen Steuersignale D₀-D₃, wie in Fig. 3 dargestellt, und sie steuert den X-Achse-Zählbereich des X-Statuszeigers 107 so, wie es in der Wahrheitstabelle von Fig. 7 angegeben ist. Während die X-Achse variiert, zählt der X-Statuszeiger 107 synchron zum externen Systemtakt. Der Y-Statuszeiger 108 zählt synchron zum internen Systemtakt SCi, der eine von der Frequenz-Auswahleinrichtung 210 ausgegebene Multiplikations­ frequenz ist.
Die X-Achse-Blocksteuerung 203 empfängt das von der Block­ größe-Auswahleinrichtung 204 erzeugte Steuersignal sowie das vom X-Statuszeiger 107 erzeugte Zählsignal und gibt ein Si­ gnal zum Steuern des internen Steuersignalgenerators 111 entsprechend einer für die X-Achse eingestellten Größe aus.
Eine detaillierte Beschreibung zur Arbeitsweise der anderen Konfigurationsblöcke wird weggelassen, da es sich um diesel­ be wie bei einer herkömmlichen Speichervorrichtung zur Ver­ arbeitung eines digitalen Videosignals handelt.
Fig. 5 veranschaulicht ein Ausführungsbeispiel, bei dem zwei Steuersignale S₀ und S₁ an den internen Taktgenerator 201 gegeben werden. Fig. 6 veranschaulicht ein Ausführungsbei­ spiel betreffend eine Realisierung der X-Achse-Blocksteue­ rung 203. Fig. 7 veranschaulicht Signalbeziehungen, wenn zwei Steuersignale S₀ und S₁ bei der Auswahl der Blockgröße zugeführt werden.
Gemäß Fig. 8 wird dann, wenn die Blockgröße 8 · 8 ist, die interne Taktfrequenz das 2n-fache der Systemtaktfrequenz, wie es in den Fig. 5 und 7 dargestellt ist. Wenn die Block­ größe 16 16 ist, wird die Funktion des Y-Statuszeigers nur mit der Hälfte der externen Systemtakte ausgeführt.
Anders gesagt, wird der X-Statuszeiger immer dann um eins erhöht, wenn 16 interne Takte eingegeben wurden. Der Y-Sta­ tuszeiger zählt von 0 bis 15, bis der X-Statuszeiger um eins erhöht wird.
Zweites Ausführungsbeispiel
Gemäß Fig. 9 umfaßt ein anderes Ausführungsbeispiel des RBA- Controllers bei der Erfindung einen X- und Y-Achse-Variier­ abschnitt 300 zum Einstellen verschiedener Längen für die X- und die Y-Achse eines Blocks, einen X-Statuszeiger 107 zum Erhöhen des Werts der Zeilenadresse um eins entsprechend der Größe eines Blocks, gesteuert durch den X- und Y-Achse- Variierabschnitt 300, einen Y-Statuszeiger 108 zum Erhöhen des Werts der Spaltenadresse um eins entsprechend der Größe eines Blocks, gesteuert durch den X- und Y-Variierabschnitt 300, einen internen Taktgenerator 109 zum Erzeugen eines Synchronisiertakts, der zur Bezugnahme für jeweilige interne Operationen des Speichers synchron mit dem externen System­ takt dient, eine Modus-Auswahleinrichtung 110, die die Aus­ gangssignale des X- und des Y-Statuszeigers 107 und 108 em­ pfängt und einen DRAM-Modus oder einen RBA-Modus auswählt, und einen internen Steuersignalgenerator 111 zum Erzeugen eines Impulses zum Auslesen von Zeilen- und Spaltensignalen, die intern erzeugte Signale des Speichers sind, um 256 Daten zu lesen oder zu schreiben.
Der X- und Y-Achse-Variierabschnitt 300 umfaßt eine Block­ größe-Auswahleinrichtung 301, die das externe Steuersignal zum Steuern der Blockgröße empfängt, eine X-Achse-Block­ steuerung 302, die ein von der Blockgröße-Auswahleinrichtung 301 erzeugtes Steuersignal und das Ausgangssignal des X- Statuszeigers empfängt und ein Signal zum Steuern des inter­ nen Steuersignalgenerators 111 entsprechend der Blockgröße X erzeugt, eine Zählersteuerung 202, die das Signal von der Blockgröße-Auswahleinrichtung 301 empfängt und ein Signal erzeugt, das den Zählvorgang des X-Statuszeigers 107 so steuert, daß er an die Blockgröße angepaßt ist, und eine Einrichtung 303 zur Auswahl der Y-Achse-Blockgröße und zur internen Takterzeugung, die den externen Systemtakt und ein Signal zum Auswählen der Größe eines Y-Achse-Blocks em­ pfängt, um dadurch den internen Systemtakt zu erzeugen.
Hierbei umfaßt die Einrichtung 303 zur Auswahl der Y-Achse- Blockgröße und zum Erzeugen des internen Takts, gemäß Fig. 10, eine Y-Achse-Blockgrößeauswahleinrichtung 304, die Steuersignale empfängt, wie sie vom externen Steuerungsende des Speichers zum Bestimmen der Y-Achse-Blockgröße zugeführt werden, um dadurch Y-Achse-Blockgröße-Steuersignale zu er­ zeugen, eine Frequenz-Auswahleinrichtung 305, die das von der Y-Achse-Blockgrößeauswahleinrichtung 304 ausgegebene Signal und eine von einem später erläuterten Frequenzmulti­ plizierer 306 erzeugte Frequenz erhält und einen internen Systemtakt erzeugt, und den Frequenzmultiplizierer 306, der den Systemtakt SCx empfängt, das 2n-fache der Taktfrequenz erzeugt und das Ergebnis an die Frequenz-Auswahleinrichtung 305 ausgibt.
Nachfolgend wird die Arbeitsweise des zweiten Ausführungs­ beispiels beschrieben.
Die Einrichtung 303 zur Y-Achse-Blockgrößenauswahl und zum Erzeugen des internen Takts empfängt externe Steuersignale SY₀-SYn und erzeugt mittels der Y-Achse-Blockgrößeauswahl­ einrichtung 304 entsprechende Steuersignale D₀-Dn. Syn­ chron mit dem externen Systemtakt SCx erzeugt der Y-Achse- Frequenzmultiplizierer 306 Multiplikationsfrequenzen F₀-Fn. Die Y-Achse-Frequenzauswahleinrichtung 305 gibt die vom Y-Achse-Frequenzmultiplizierer 306 entsprechend den von der Y-Achse-Blockgrößeauswahleinrichtung 304 erzeugten Steuersignalen D₀-Dn erzeugte Multiplikationsfrequenz SCi aus.
Der Y-Statuszeiger 108 empfängt den entsprechend der Block­ größe ausgegebenen und von der Y-Achse-Frequenzauswahlein­ richtung 305 ausgegebenen internen Systemtakt SCi, und er stellt seinen Zählbereich und damit die Y-Achse-Blockgröße ein. Andere Funktionen sind dieselben wie beim in Fig. 3 dargestellten ersten Ausführungsbeispiel, weswegen die zu­ gehörige Beschreibung weggelassen wird.
Note vorstehend beschrieben, wird gemäß der Erfindung die Blockgröße selektiv von außen gesteuert, um dadurch die Größe eines Blocks, auf den zugegriffen werden kann, system­ abhängig zu variieren. Außerdem wird mittels eines externen Takts eine geeignete, der Blockgröße entsprechende Taktfre­ quenz erzeugt, so daß der Speicher ohne gesonderten Fre­ quenzgenerator arbeiten kann. Daher kann die Blockgröße ohne gesonderte Entwicklung einer Speichervorrichtung zum Verar­ beiten eines digitalen Videosignals variiert werden.
Die Blockgröße-Auswahleinrichtung 204 ist mit folgendem ver­ sehen: einem invertierenden Element zum Invertieren eines über einen Eingangsport eingegebenen Signals; einem anderen invertierenden Element zum Invertieren eines über einen an­ deren Eingangsport eingegebenen Signals und mehreren Logik­ gattern, die die Ausgangssignale der invertierenden Elemente empfangen und Summensignale gemäß einer Negativlogik ausge­ ben.
Der Frequenzmultiplizierer 206 ist mit folgendem versehen:
einem ersten Ausgangsport zum Multiplizieren eines System­ takts mit eins synchron mit diesem; einem zweiten Ausgangs­ port zum Multiplizieren des Systemtakts mit zwei; einem dritten Ausgangsport zum Multiplizieren des Systemtakts mit vier; und einem vierten Ausgangsport zum Multiplizieren des Systemtakts mit acht.
Der Frequenzmultiplizierer 206 weist Logikgatter auf, die die Ausgangssignale der Blockgröße-Auswahleinrichtung 204 und die vom Frequenzmultiplizierer ausgegebenen Signale empfangen und diese zu einem Summensignal gemäß Negativlogik verarbeiten.
Die X-Achse-Blocksteuerung 203 empfängt die Ausgangssignale des X-Statuszeigers 107 und die Ausgangssignale der Block­ größe-Auswahleinrichtung 204 und verarbeitet sie zu einem Summensignal gemäß Negativlogik, um dadurch ein Blockgröße- Steuersignal aus zugeben.

Claims (11)

1. Speichervorrichtung zum Verarbeiten eines digitalen Videosignals, mit
  • - einem RBA-Controller (100) zum Erzeugen eines Systemsteu­ ersignals zum Variieren der Länge eines Blocks;
  • - einem Adressengenerator (101), der externe Adressensignale entsprechend dem Steuersignal vom RBA-Controller empfängt, um dadurch interne, der Blockgröße entsprechende Adressen zu erzeugen;
  • - einem Speicherzellenarray (102), für das Datenschreib- oder Lesevorgänge hinsichtlich einzelner Speicherzellen ent­ sprechend den Adressensignalen abhängig vom Steuersignal des RBA-Controllers ausgeführt werden;
  • - einer Übertragungssteuerung (103) zum Steuern der Übertra­ gung von im Speicherzellenarray abgespeicherten Daten ent­ sprechend den Adressensignalen gemäß dem Steuersignal des RBA-Controllers; und
  • - einer Eingabe/Ausgabe-Einrichtung (104), die Daten gesteu­ ert durch den RBA-Controller und die Übertragungssteuerung zur Außenseite der Speichervorrichtung sendet oder von dort empfängt; dadurch gekennzeichnet, daß der RBA-Controller folgendes aufweist:
  • - einen X-Achse-Variierabschnitt (200, 300) zum Variieren der Länge der X-Achse eines Blocks;
  • - einen X-Statuszeiger (107) zum Zählen des variierten Werts der Zeilenadresse entsprechend dem Ausgangssignal des X- Achse-Variierabschnitts;
  • - einen Y-Statuszeiger (108) zum Zählen des variierten Werts der Spaltenadresse entsprechend einem internen Systemtakt;
  • - eine Modusauswahleinrichtung (110) zum Auswählen des Be­ nutzungsmodus entsprechend den Ausgangssignalen des X- und des Y-Achse-Statuszeigers; und
  • - einen internen Steuersignalgenerator (109) zum Erzeugen eines Steuersignals, das intern erzeugt wird, um im ausge­ wählten Modus zu arbeiten.
2. Speichervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß der X-Achse-Variierabschnitt (200) folgendes aufweist:
  • - einen internen Taktgenerator (201), der einen Systemtakt und Steuersignale empfängt, um dadurch Blockgröße-Steuersi­ gnale und einen internen Systemtakt zu erzeugen;
  • - eine Zählersteuerung (202), die die Blockgröße-Steuersi­ gnale vom internen Taktgenerator erhält und ein Signal zum Steuern des Zählvorgangs des X-Statuszeigers (107) erzeugt; und
  • - eine X-Achse-Blocksteuerung (203) zum Ausgeben eines Si­ gnals zum Steuern des internen Steuersignalgenerators ent­ sprechend dem vom internen Taktgenerator erzeugten Steuer­ signal und dem Ausgangssignal des X-Statuszeigers.
3. Speichervorrichtung nach Anspruch 2, dadurch gekenn­ zeichnet, daß der interne Taktgenerator (201) folgendes auf­ weist:
  • - eine Blockgröße-Auswahleinrichtung (204), die externe Steuersignale erhält, um Steuersignale entsprechend der Blockgröße zu erzeugen;
  • - eine Frequenz-Auswahleinrichtung (205), die die von der Blockgröße-Auswahleinrichtung ausgegebenen Signale und eine von einem Frequenzmultiplizierer (206) erzeugte Frequenz em­ pfängt und einen internen Systemtakt erzeugt; und
  • - den genannten Frequenzmultiplizierer, der den externen Systemtakt empfängt und mit der Taktfrequenz multiplizierte Frequenzen erzeugt und das Ergebnis an die Frequenz-Auswahl­ einrichtung ausgibt.
4. Speichervorrichtung nach Anspruch 3, dadurch ge­ kennzeichnet, daß die Blockgröße-Auswahleinrichtung (204) folgendes aufweist:
  • - ein invertierendes Element zum Invertieren eines über einen Eingangsport eingegebenen Signals;
  • - ein anderes invertierendes Element zum Invertieren eines über einen anderen Eingangsport eingegebenen Signals und
  • - mehrere Logikgatter, die die Ausgangssignale der invertie­ renden Elemente empfangen und Summensignale gemäß einer Ne­ gativlogik ausgeben.
5. Speichervorrichtung nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß der Frequenzmultiplizierer (206) folgendes aufweist:
  • - einen ersten Ausgangsport zum Multiplizieren eines System­ takts mit eins synchron mit diesem;
  • - einen zweiten Ausgangsport zum Multiplizieren des System­ takts mit zwei;
  • - einen dritten Ausgangsport zum Multiplizieren des System­ takts mit vier; und
  • - einen vierten Ausgangsport zum Multiplizieren des System­ takts mit acht.
6. Speichervorrichtung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß der Frequenzmultiplizierer (206) Logikgatter aufweist, die die Ausgangssignale der Blockgrö­ ße-Auswahleinrichtung (204) und die vom Frequenzmultiplizie­ rer ausgegebenen Signale empfangen und diese zu einem Sum­ mensignal gemäß Negativlogik verarbeiten.
7. Speichervorrichtung nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die X-Achse-Blocksteuerung (203) die Ausgangssignale des X-Statuszeigers (107) und die Aus­ gangssignale der Blockgröße-Auswahleinrichtung (204) erhält und sie zu einem Summensignal gemäß Negativlogik verarbei­ tet, um dadurch ein Blockgröße-Steuersignal auszugeben.
8. Speichervorrichtung nach Anspruch 2, dadurch gekenn­ zeichnet, daß der RBA-Controller folgendes aufweist:
  • - einen X- und Y-Achse-Variierabschnitt (200) zum Einstellen verschiedener Längen für die X- und die Y-Achse eines Blocks;
  • - einen X-Statuszeiger (107) zum Zählen des variierten Werts einer Zeilenadresse entsprechend dem Ausgangssignal des X- und Y-Achse-Variierabschnitts und zum Ausgeben des Zähl­ werts;
  • - einen Y-Statuszeiger (108) zum Ausgeben des variierten Werts der Spaltenadresse synchron mit einem vom X- und Y- Achse-Variierabschnitt erzeugten Systemtakt;
  • - einen internen Taktgenerator (109) zum Erzeugen eines Syn­ chronisiertakts synchron mit dem externen Systemtakt;
  • - eine Modusauswahleinrichtung (110) zum Auswählen des Be­ nutzungsmodus entsprechend den Ausgangssignalen des X- und des Y-Achse-Statuszeiger; und
  • - einen internen Steuersignalgenerator (109) zum Erzeugen eines Steuersignals, das intern erzeugt wird, um im ausge­ wählten Modus zu arbeiten.
9. Speichervorrichtung nach Anspruch 8, dadurch gekenn­ zeichnet, daß der X- und Y-Achse-Variierabschnitt folgendes aufweist:
  • - eine Blockgröße-Auswahleinrichtung (301) zum Erzeugen eines Signals zum Steuern der X-Achse-Blockgröße entspre­ chend einem externen Steuersignal;
  • - eine X-Achse-Blocksteuerung (302), die das von der Block­ größe-Auswahleinrichtung erzeugte Steuersignal und das Aus­ gangssignal des X-Statuszeigers (107) empfängt und ein Steuersignal für den internen Steuersignalgenerator (111) entsprechend der Blockgröße X erzeugt;
  • - eine Zählersteuerung (202) zum Steuern des Zählbereichs
des X-Statuszeigers entsprechend dem Steuersignal der Block­ grÖße-Auswahleinrichtung und
  • - eine Einrichtung (303) zur Auswahl der Y-Achse-Blockgröße und zum Erzeugen eines internen Takts, um die Y-Achse-Block­ größe entsprechend dem Steuersignal des externen Systemtakts einzustellen und gleichzeitig einen internen Systemtakt zu erzeugen.
10. Speichervorrichtung nach Anspruch 9, dadurch gekenn­ zeichnet, daß die Einrichtung (303) zur Auswahl der Y-Achse- Blockgröße und zum Erzeugen des internen Takts folgendes aufweist:
  • - eine Y-Achse-Blockgrößeauswahleinrichtung (304) zum Erzeu­ gen eines Steuersignals für die Y-Achse-Blockgröße entspre­ chend den von einem externen Steuerende des Speichers zuge­ führten Steuersignalen;
  • - eine Y-Achse-Frequenzauswahleinrichtung (305), die das von der Y-Achse-Blockgrößeauswahleinrichtung erzeugte Signal und eine von einem Frequenzmultiplizierer (306) erzeugte Fre­ quenz empfängt und den internen Systemtakt erzeugt; und
  • - den genannten Frequenzmultiplizierer zum Erzeugen des 2n­ fachen der Frequenz des Systemtakts und zum Ausgeben des Ergebnisses an die Frequenzauswahleinrichtung.
DE1995146808 1995-10-04 1995-12-14 Speichervorrichtung zum Verarbeiten eines digitalen Videosignals Expired - Lifetime DE19546808C1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033871A KR0179166B1 (ko) 1995-10-04 1995-10-04 디지탈 영상신호처리용 메모리장치

Publications (1)

Publication Number Publication Date
DE19546808C1 true DE19546808C1 (de) 1996-09-05

Family

ID=19429160

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995146808 Expired - Lifetime DE19546808C1 (de) 1995-10-04 1995-12-14 Speichervorrichtung zum Verarbeiten eines digitalen Videosignals

Country Status (4)

Country Link
US (1) US5706480A (de)
JP (1) JP3116269B2 (de)
KR (1) KR0179166B1 (de)
DE (1) DE19546808C1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19648060A1 (de) * 1996-04-26 1997-11-06 Lg Semicon Co Ltd Speichersystem zum Verarbeiten digitaler Videosignale
DE19810532C2 (de) * 1997-03-12 2003-06-18 Lg Inf & Comm Ltd Mobiles Kommunikationssystem

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1109409A3 (de) * 1999-12-17 2011-11-30 Canon Kabushiki Kaisha Digitale Signalcodierung mit fliesenartiger Unterteilung
JP4162348B2 (ja) * 2000-02-04 2008-10-08 株式会社東芝 メモリ混載画像処理用ｌｓｉおよび画像処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4401339A1 (de) * 1993-10-15 1995-04-20 Gold Star Electronics Speichersystem zum Verarbeiten digitaler Videosignale

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2566950B1 (fr) * 1984-06-29 1986-12-26 Texas Instruments France Processeur de points d'images video, systeme de visualisation en comportant application et procede pour sa mise en oeuvre
US4920504A (en) * 1985-09-17 1990-04-24 Nec Corporation Display managing arrangement with a display memory divided into a matrix of memory blocks, each serving as a unit for display management
US4912658A (en) * 1986-04-18 1990-03-27 Advanced Micro Devices, Inc. Method and apparatus for addressing video RAMS and refreshing a video monitor with a variable resolution
DE69233096T2 (de) * 1991-07-30 2003-12-11 Nec Corp Einzelwortdetektorschaltung zur Verwendung in einem kohärenten Demodulator
US5546459A (en) * 1993-11-01 1996-08-13 Qualcomm Incorporated Variable block size adaptation algorithm for noise-robust acoustic echo cancellation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4401339A1 (de) * 1993-10-15 1995-04-20 Gold Star Electronics Speichersystem zum Verarbeiten digitaler Videosignale

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19648060A1 (de) * 1996-04-26 1997-11-06 Lg Semicon Co Ltd Speichersystem zum Verarbeiten digitaler Videosignale
DE19648060B4 (de) * 1996-04-26 2006-03-16 Magnachip Semiconductor, Ltd. Speichersystem zum Verarbeiten digitaler Videosignale
DE19810532C2 (de) * 1997-03-12 2003-06-18 Lg Inf & Comm Ltd Mobiles Kommunikationssystem

Also Published As

Publication number Publication date
KR970025140A (ko) 1997-05-30
JP3116269B2 (ja) 2000-12-11
KR0179166B1 (ko) 1999-05-01
US5706480A (en) 1998-01-06
JPH09116851A (ja) 1997-05-02

Similar Documents

Publication Publication Date Title
DE3300260C2 (de)
DE3300261C2 (de)
DE2651543C3 (de) Digitales Rasteranzeigesystem
DE2654050B2 (de) Taktsignalsteuersystem eines Mikrocomputersystems
DE19755707A1 (de) Integrierte Halbleiterschaltung mit in einem Einzelchip integrierten synchronen DRAM-Kern und Logik-Schaltkreis sowie Verfahren zum Prüfen des synchronen DRAM-Kerns
DE2922540C2 (de) Datenverarbeitungsanlage
DE2625545A1 (de) Automatische taktimpuls-abgleichvorrichtung
DE3022118C2 (de) Ansteuerschaltung für ein Zeichen/Graphik-Anzeigegerät
DE2264166A1 (de) Verfahren und anordnung zur steuerung der erneuerung des inhalts von speicherelementen
EP0252911B1 (de) Programmierbare schaltung zur steuerung einer flüssigkristallanzeige
DE2517302A1 (de) Datenverarbeitungssystem mit mehrprogramm-verarbeitung
DE3049774T1 (de) Time sharing device for the access to a main memory connected to a single bus between a central computer and a plurality of peripheral computers
DE2261141B2 (de) Einrichtung zur graphischen darstellung von in einem computer enthaltenen daten
DE19546808C1 (de) Speichervorrichtung zum Verarbeiten eines digitalen Videosignals
DE19611194C2 (de) Taktgenerator für mehrere Referenztakte
DE3031080C2 (de)
DE2829709C2 (de) Verfahren und Anordnung zur Erzeugung zeitlich unmittelbar aufeinanderfolgender Impulszyklen
DE19934500C2 (de) Synchroner integrierter Speicher
DE3610301C2 (de)
DE3621161A1 (de) Zugriffssteuereinrichtung und zugriffssteuerverfahren fuer dynamische speicher
DE3633461A1 (de) Taktsignalgebervorrichtung
EP0213584A2 (de) Schaltungsanordnung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale
DE19724716A1 (de) Synchrone serielle Datenübertragungseinrichtung
DE4302391C2 (de) Bildprozessorvorrichtung
EP0479268B1 (de) Schaltungsanordnung und Verfahren zur getakteten Korrelations- und Signalverarbeitung mittels strukturprogrammierbarem Prozessor

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

R071 Expiry of right