DE3049774T1 - Time sharing device for the access to a main memory connected to a single bus between a central computer and a plurality of peripheral computers - Google Patents

Time sharing device for the access to a main memory connected to a single bus between a central computer and a plurality of peripheral computers

Info

Publication number
DE3049774T1
DE3049774T1 DE803049774T DE3049774T DE3049774T1 DE 3049774 T1 DE3049774 T1 DE 3049774T1 DE 803049774 T DE803049774 T DE 803049774T DE 3049774 T DE3049774 T DE 3049774T DE 3049774 T1 DE3049774 T1 DE 3049774T1
Authority
DE
Germany
Prior art keywords
bus
computers
peripheral
computer
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE803049774T
Other languages
English (en)
Other versions
DE3049774C2 (de
Inventor
J Garnier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
J S TELECOMMUNICATIONS PUTEAUX FR
Original Assignee
Jeumont Schneider SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jeumont Schneider SA filed Critical Jeumont Schneider SA
Publication of DE3049774T1 publication Critical patent/DE3049774T1/de
Application granted granted Critical
Publication of DE3049774C2 publication Critical patent/DE3049774C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/366Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Description

-3- Dipl.-Ing. 3049774
Patentanwälte G. Leiser
DIpI.-InQ. Dlpl.-Cliom.
E. Prinz Dr. G. Hauser
Ernsbergerstras se 19
8 München 60
JEUMONT - SCHNEIDER
31-32, Quai National
92806 Puteaux / Frankreich
Unser Zeichen: J 677
TEILNEHMEREINRICHTUNG FÜR DEN ZUGRIFF AUF EINEN HÄUPTSPEICHER, DER MIT EINEM EINZIGEN BUS ZWISCHEN EINEM ZENTRALEN RECHNER UND MEHREREN PERIPHEREN RECHNERN VERBUNDEN IST
Die Erfindung betrifft eine Teilnehmer- oder Time-Sharing-Einrichtung für den Zugriff auf einen Hauptspeicher, der mit einem einzigen Bus zwischen einem zentralen Rechner und mehreren peripheren Rechnern verbunden ist.
Eine solche Einrichtung ist besonders nützlich in Anlagen, die mehrere schnelle periphere Rechner enthalten, insbesondere zur Übertragung von Daten, wo mit dem Ziel, den zentralen Steuerrechner mit gespeichertem Programm zu entlasten, mehrere periphere Austauscheinheiten benutzt werden, die jeweils einen programmierten Rechner kleiner Kapazität enthalten, der alle elementaren Funktionen auf einer örtlichen Ebene ausführt.
Diese peripheren Rechner müssen allerdings von Zeit zu Zeit Zugriff auf einen Hauptspeicher haben, beispielsweise für einen Austausch von Informationen mit dem zentralen Rechner.
Dieser Hauptspeicher wird dann mit einem einzigen Bus verbunden und es ist eine nach dem Teilnehmer- oder Time-Sharing-Verfahren arbeitende Einrichtung für den Zugriff auf diesen Speicher erforderlich.
230608/0045
Solche Einrichtungen sind allerdings im allgemeinen kompliziert, teuer und langsam. Aufgabe der Erfindung ist es, diese Nachteile zu beseitigen.
Die Einrichtung nach der Erfindung ist dadurch gekennzeichnet, daß sie eine Prüfschaltung enthält, die gestattet, den peripheren Rechner festzustellen, der verlangt hat, mit dem einzigen Bus verbunden zu werden, um Zugriff auf den Haupt-,·*· speicher zu erhalten, und eine Entscheidungsschaltung, die Γ' dem peripheren Rechner, der Zugriff auf den Hauptspeicher "·-" verlangt hat, die Genehmigung gibt, sich an den einzigen Bus anzuschließen, wenn der Zugriff auf den Bus frei ist, und allen anderen Rechnern den Befehl gibt, sich von dem ;'"' Bus zu trennen.
Die Prüfschaltung hat eine Zweirichtungsverbindung mit den verschiedenen peripheren Rechnern sowie mit der Entscheidungsschaltung, welch letztere außerdem Zweirichtungsverbindungen mit den verschiedenen peripheren Rechnern und mit dem zentralen Rechner hat.
Die Erfindung wird besser verständlich und weitere Ziele, Merkmale und Vorteile werden sich deutlicher beim Lesen der folgenden Beschreibung einer Ausführungsform der Erfindung ergeben, der eine Zeichnung beigefügt ist.
Fig. 1 zeigt schematisch die Einrichtung nach der Erfindung und ihre Verbindungen mit den verschiedenen Rechnern der Anlage, und
Fig. 2 zeigt schematisch und teilweise die bevorzugte Ausführungsform einer solchen Einrichtung.
Gemäß Fig. 1 ist ein zentraler Rechner 1 mit einem Hauptspeicher 2 über einen Ubertragungsbus 3 verbunden. Periphere Rechner 41, 42, 43 ... können ebenfalls mit dem Bus 3 verbunden sein.
230608/0045
In der Figur sind allein drei periphere Rechner dargestellt worden, es ist aber klar, daß die Anzahl dieser peripheren Rechner von drei verschieden sein kann. Beispielsweise ist in der Telefonie aufgrund von zugelassenen Normen die Anzahl dieser peripheren Rechner kleiner oder gleich sechzehn.
Die verschiedenen Rechner arbeiten asynchron, es ist aber möglich, sie durch Hinzufügen eines gemeinsamen Taktgebers ." zu synchronisieren. '.
Normalerweise hat allein der zentrale Rechner 1 ständig Zu- griff auf den Speicher 2 über den Übertragungsbus 3, und die peripheren Rechner 41, 42, 4 3 ... sind von dem Bus 3 getrennt. Wenn jedoch einer von ihnen Zugriff auf einen großen Speicher benötigt, beispielsweise für einen Austausch von Informationen mit einem anderen Rechner, muß die Genehmigung von der Teilnehmereinrichtung 5 des Busses 3 verlangt werden, damit sich der periphere Rechner an den Bus anschalten kann und dabei jede Störung der auf dem Bus in Umlauf befindlichen Information vermieden wird.
Zu diesem Zweck enthält die Einrichtung 5 eine Prüfschaltung 6, die Zweirichtungsverbindungen mit den verschiedenen peripheren Rechnern 41, 42, 4 3 ... hat, so daß sie einerseits eine eventuelle Zugriffsanforderung erkennen kann, die einer von ihnen aussendet, und andererseits die Adresse des peripheren Speichers, der sie ausgesandt hat, ermitteln kann.
Die Adresse wird dann zu den verschiedenen peripheren Rechnern 41, 42, 43 ... und die Information über die Anforderung des Zugriffes auf den Bus 3 wird zu der Entscheidungsschaltung 7 übertragen, die außerdem eine Information über den Belegungs- oder Nichtbelegungszustand des Busses 3 über ihre Zweirichtungsverbindung mit den peripheren Rechnern empfängt, und die Genehmigung, den Bus 3 einem peripheren Rechner zuzuweisen, von Seiten des zentralen Rechners 1, wenn letzterer von dem Bus 3 getrennt werden kann, ohne eine Übertragungsfolge zu unterbrechen, die gerade mit dem Speicher 2 im Gange ist. 230608/0045
Wenn die Prüfschaltung 6, die beispielsweise von dem Rechner 42 ausgesandte Anforderung, mit dem Bus 3 verbunden zu werden, erkannt hat, prüft die Entscheidungsschaltung 7 bei den verschiedenen peripheren Rechnern, ob der Bus frei ist, und, wenn der zentrale Rechner 1 den Speicher 2 nicht benötigt, gibt sie dem Rechner 4 2 die Genehmigung,sich auf den Bus 3 . aufzuschalten, und allen anderen Rechnern den Befehl, sich ■ von dem Bus zu trennen, falls sie es nicht bereits getan haben. Die Prüfschaltung 6 setzt dann ihre Funktionen fort, und, wenn das Ende der Belegung des Busses 3 durch den peripheren Rechner 42 festgestellt wird, hat der zentrale : Rechner 1 erneut Zugriff auf den Speicher 2 über den Bus 3.
Wie zu erkennen ist, ist der Zugriffszyklus auf den Speicher: 2 asynchron, und es müssen lediglich gewisse Betriebssignale aus Gründen der Kompatibilität zwischen den verschiedenen Rechnern synchronisiert werden.
Die Übertragung einer Nachricht von einem Rechner zu einem anderen Rechner erfolgt mit Hilfe eines Zyklus des Ein-Schreibens in den Speicher 2, der durch den sendenden Rechner ausgeführt wird, gefolgt von einem Zyklus des Lesens des Speichers 2, der durch den empfangenden Rechner ausgeführt wird; die Verbindungen, die erforderlich sind, um den empfangenden Rechner darüber zu informieren, daß er einen Zyklus des Lesens des Speichers 2 auszuführen hat, sind in der Figur nicht dargestellt worden, da sie nicht Teil der Erfindung sind.
Eine bevorzugte Ausführungsform der Einrichtung 5 ist teilweise in Fig. 2 dargestellt worden, in der gleiche Teile wie in dem Schaltbild von Fig. 1 gleiche Bezugszahlen tragen.
Die Prüfschaltung 6 enthält vor allem einen zyklischen Zähler 61, einen Multiplexer 62 und eine Kippschaltung 63.
Die Eingänge des Multiplexers 62 sind mit den verschiedenen peripheren Rechnern 41, 42, 43 ... verbunden; der wird mit
230608/00 4
Hilfe des zyklischen Zählers 61 gesteuert, dessen Zyklus von der Anzahl der peripheren Rechner abhängig ist, die mit dem Bus 3 verbunden werden können. In einem Ausführungsbeispiel beträgt die Zeit der Verbindung des Multiplexers mit jeder Eingangsleitung 200 ns. - *■
Wenn die Anforderung, mit dem Bus verbunden zu werden, die durch einen der peripheren Rechner 41, 42, 43 ... ausgesandt:... wird, erkannt wird, ändert die Kippschaltung 63 ihren Zustand: und blockiert den zyklischen Zähler 61 an der Adresse des peripheren Rechners, der die Anforderung ausgesandt hat.
Die Entscheidungsschaltung 7 empfängt dann die Information über die Kippschaltung 63. Die Genehmigung, sich auf den Bus aufzuschalten, wird dann, sobald der Bus frei ist, in Form eines einfachen Signals an den durch den zyklischen Zähler 61 der Prüfschaltung 6 angegebenen Rechner gegeben.
Sobald die Genehmigung gegeben ist, wird die Kippschaltung 63 in den Ausgangszustand rückgesetzt, und der zyklische Zähler 61 wird wieder in Betrieb gesetzt.
Es ist zwar lediglich eine Ausführungsform beschrieben worden, es ist jedoch klar, daß jede im Sinne der Erfindung durch den einschlägigen Fachmann vorgenommene Modifizierung im Rahmen der Erfindung liegt.
Beispielsweise kann gewissen Rechnern eine Priorität für den Zugriff auf den Bus 3 durch eine einfache Modifizierung, die an der Prüfschaltung 6 vorgenommen wird, zugeordnet werden. Ebenso kann eine überwachungsschaltung hinzugefügt werden, um die Zeit des Zugriffes auf den Hauptspeicher, die jedem peripheren Rechner zugestanden wird, zu begrenzen.
230608/00 U5

Claims (2)

  1. Ernsbergerstrasse 19
    8 München 60
    JEUMONT - SCHNEIDER
    31-32, Quai National j>_
    92806 Puteaux / Frankreich " " "
    Unser Zeichen: J 677
    PATENTANSPRÜCHE
    1J Teilnehmereinrichtung für den Zugriff auf einen Haupt- ; speicher, der mit einem einzigen Bus zwischen einem zentralen Rechner und mehreren peripheren Rechnern verbunden ist, dadurch gekennzeichnet, daß sie eine Prüfschaltung (6) enthält, die gestattet, den peripheren Rechner (41, 42, 43 ...) zu erkennen, der verlangt hat, mit dem einzigen Bus (3) verbunden zu werden, um Zugriff auf den Hauptspeicher (2) zu haben, und eine Entscheidungsschaltung (7), die dem.peripheren Rechner die von diesem verlangte Genehmigung gibt, sich auf den Bus aufzuschalten, wenn der Zugriff frei ist, und allen anderen Rechnern den Befehl gibt, sich von dem Bus zu trennen,
    wobei die Prüfschaltung (6) Zweirichtungsverbindungen mit den verschiedenen peripheren Rechnern (41, 42, 43 ..'.) und mit der Entscheidungsschaltung (7) hat, die ebenfalls Zweirichtungsverbindungen mit den verschiedenen peripheren Rechnern (41, 42, 43 ...) und mit dem zentralen Rechner (1) hat.
  2. 2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Prüfschaltung (6) einen zyklischen Zähler (61), einen Multiplexer (62) und eine Kippschaltung (63) enthält, wobei der Multiplexer (62), der durch den zyklischen Zähler (61) gesteuert wird, dessen Zyklus von der Anzahl der Rechner (41, 42, 43 ) abhängig ist, die mit dem Bus (3) verbunden werden können, an seinen Eingängen mit den peripheren Rechnern (41, 42, 43 .·.) und an seinem Ausgang mit dem Eingang der Kippschaltung (63) verbunden ist, so daß der zyklische Zähler (61) an der Adresse des peripheren Rechners, der verlangt hat, mit dem Bus (3) verbunden zu werden, angehalten werden kann, wobei der Ausgang der Kippschaltung (63) mit dem Eingany der Entscheidungsschaltung (7) verbunden ist, von
    230608/0045
    welcher ein Ausgang einerseits mit einem Eingang der Kippschaltung (63) verbunden ist, damit letztere in ihren Anfangszustand rückgesetzt werden kann, und andererseits mit der Steuerklemme des zyklischen Rechners (61), damit
    letzterer wieder in Betrieb gesetzt werden kann, sobald die Genehmigung, sich auf den Bus (3) aufzuschalten, durch die Entscheidungsschaltung (7) gegeben worden ist.
    230608/0045
DE803049774T 1979-07-30 1980-07-10 Time sharing device for the access to a main memory connected to a single bus between a central computer and a plurality of peripheral computers Granted DE3049774T1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7919505A FR2462745B1 (fr) 1979-07-30 1979-07-30 Dispositif de partage temporel de l'acces a une memoire connectee a un bus unique entre un calculateur central et une pluralite de calculateurs peripheriques
PCT/FR1980/000117 WO1981000468A1 (fr) 1979-07-30 1980-07-10 Dispositif de partage temporel de l'acces a une memoire principale connectee a un bus unique entre un calculateur central et une pluralite de calculateurs peripheriques

Publications (2)

Publication Number Publication Date
DE3049774T1 true DE3049774T1 (de) 1982-02-25
DE3049774C2 DE3049774C2 (de) 1988-09-01

Family

ID=9228411

Family Applications (1)

Application Number Title Priority Date Filing Date
DE803049774T Granted DE3049774T1 (de) 1979-07-30 1980-07-10 Time sharing device for the access to a main memory connected to a single bus between a central computer and a plurality of peripheral computers

Country Status (25)

Country Link
US (1) US4611275A (de)
JP (1) JPS56500946A (de)
AR (1) AR228432A1 (de)
AT (1) AT385605B (de)
AU (1) AU544135B2 (de)
BE (1) BE884502A (de)
BR (1) BR8008770A (de)
CA (1) CA1172769A (de)
CH (1) CH640646A5 (de)
DD (1) DD152436A5 (de)
DE (1) DE3049774T1 (de)
ES (1) ES493412A0 (de)
FR (1) FR2462745B1 (de)
GB (1) GB2070826B (de)
HK (1) HK2685A (de)
IT (1) IT1129026B (de)
LU (1) LU82660A1 (de)
MA (1) MA18914A1 (de)
MX (1) MX147199A (de)
NL (1) NL8020243A (de)
OA (1) OA06591A (de)
SE (1) SE442352B (de)
SG (1) SG55084G (de)
WO (1) WO1981000468A1 (de)
ZA (1) ZA804217B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4574350A (en) * 1982-05-19 1986-03-04 At&T Bell Laboratories Shared resource locking apparatus
GB2170624B (en) * 1982-06-05 1987-06-10 British Aerospace Communication between computers
GB2123189B (en) * 1982-06-05 1987-06-10 British Aerospace Communication between computers
US4484273A (en) * 1982-09-03 1984-11-20 Sequoia Systems, Inc. Modular computer system
US4831358A (en) * 1982-12-21 1989-05-16 Texas Instruments Incorporated Communications system employing control line minimization
US4868742A (en) * 1984-06-20 1989-09-19 Convex Computer Corporation Input/output bus for system which generates a new header parcel when an interrupted data block transfer between a computer and peripherals is resumed
JPS61166668A (ja) * 1985-01-19 1986-07-28 Panafacom Ltd 多重プロセツサ制御方式
US4910655A (en) * 1985-08-14 1990-03-20 Apple Computer, Inc. Apparatus for transferring signals and data under the control of a host computer
US4912627A (en) * 1985-08-14 1990-03-27 Apple Computer, Inc. Method for storing a second number as a command address of a first peripheral device and a third number as a command address of a second peripheral device
US4875158A (en) * 1985-08-14 1989-10-17 Apple Computer, Inc. Method for requesting service by a device which generates a service request signal successively until it is serviced
US4918598A (en) * 1985-08-14 1990-04-17 Apple Computer, Inc. Method for selectively activating and deactivating devices having same first address and different extended addresses
JP2749819B2 (ja) * 1987-10-26 1998-05-13 松下電工株式会社 共有メモリ制御方式
US5293493A (en) * 1989-10-27 1994-03-08 International Business Machines Corporation Preemption control for central processor with cache
FR2654531A1 (fr) * 1989-11-13 1991-05-17 Diatech France Sarl Dispositif d'interconnection sur le meme bus de plusieurs microprocesseurs 16 bits.
FR2664772A1 (fr) * 1990-07-13 1992-01-17 Thomson Csf Reseau local d'intercommunication de modules de traitement de donnees.
SE9203016L (sv) * 1992-10-14 1994-04-15 Ericsson Telefon Ab L M Signalbehandlingssystem med delat dataminne
JP3615409B2 (ja) * 1999-01-29 2005-02-02 沖電気工業株式会社 パケット通信装置
US6374319B1 (en) 1999-06-22 2002-04-16 Philips Electronics North America Corporation Flag-controlled arbitration of requesting agents
US6675268B1 (en) * 2000-12-11 2004-01-06 Lsi Logic Corporation Method and apparatus for handling transfers of data volumes between controllers in a storage environment having multiple paths to the data volumes
CN100354849C (zh) * 2004-05-14 2007-12-12 凌阳科技股份有限公司 加强型可扩充分时总线架构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB904334A (en) * 1959-02-04 1962-08-29 Int Computers & Tabulators Ltd Improvements in or relating to data handling equipment
US3289168A (en) * 1962-07-31 1966-11-29 Ibm Interrupt control system
US3629854A (en) * 1969-07-22 1971-12-21 Burroughs Corp Modular multiprocessor system with recirculating priority
FR2273317B1 (de) * 1974-05-28 1976-10-15 Philips Electrologica
US3959775A (en) * 1974-08-05 1976-05-25 Gte Automatic Electric Laboratories Incorporated Multiprocessing system implemented with microprocessors
NL7411989A (nl) * 1974-09-10 1976-03-12 Philips Nv Computersysteem met busstruktuur.
US4034347A (en) * 1975-08-08 1977-07-05 Bell Telephone Laboratories, Incorporated Method and apparatus for controlling a multiprocessor system
JPS5837585B2 (ja) * 1975-09-30 1983-08-17 株式会社東芝 ケイサンキソウチ
JPS5812611B2 (ja) * 1975-10-15 1983-03-09 株式会社東芝 デ−タテンソウセイギヨホウシキ
DE2546202A1 (de) * 1975-10-15 1977-04-28 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems
JPS5296836A (en) * 1976-02-10 1977-08-15 Toshiba Corp Multiplex data processing system
US4104720A (en) * 1976-11-29 1978-08-01 Data General Corporation CPU/Parallel processor interface with microcode extension
US4128876A (en) * 1977-04-28 1978-12-05 International Business Machines Corporation Synchronous microcode generated interface for system of microcoded data processors

Also Published As

Publication number Publication date
LU82660A1 (fr) 1980-10-24
FR2462745B1 (fr) 1986-01-03
OA06591A (fr) 1981-08-31
NL8020243A (nl) 1981-06-16
AU544135B2 (en) 1985-05-16
HK2685A (en) 1985-01-18
ES8104879A1 (es) 1981-05-16
CA1172769A (fr) 1984-08-14
WO1981000468A1 (fr) 1981-02-19
MX147199A (es) 1982-10-20
ZA804217B (en) 1981-07-29
IT8049247A0 (it) 1980-07-15
GB2070826A (en) 1981-09-09
MA18914A1 (fr) 1981-04-01
ES493412A0 (es) 1981-05-16
DE3049774C2 (de) 1988-09-01
SG55084G (en) 1985-03-08
BR8008770A (pt) 1981-05-26
JPS56500946A (de) 1981-07-09
AT385605B (de) 1988-04-25
BE884502A (fr) 1980-11-17
FR2462745A1 (fr) 1981-02-13
IT1129026B (it) 1986-06-04
CH640646A5 (fr) 1984-01-13
ATA907980A (de) 1987-09-15
AU6057580A (en) 1981-03-03
AR228432A1 (es) 1983-03-15
GB2070826B (en) 1984-05-16
DD152436A5 (de) 1981-11-25
US4611275A (en) 1986-09-09
SE442352B (sv) 1985-12-16
SE8101979L (sv) 1981-03-27

Similar Documents

Publication Publication Date Title
DE3049774T1 (de) Time sharing device for the access to a main memory connected to a single bus between a central computer and a plurality of peripheral computers
DE3300260C2 (de)
EP0046499B1 (de) Schieberegister für Prüf- und Test-Zwecke
DE2856483C2 (de)
DE3750938T2 (de) Multiprozessorsystem.
DE2637054C3 (de) Steuervorrichtung für einen Pufferspeicher
DE69131840T2 (de) Verfahren zur Vervielfältigung eines geteilten Speichers
DE2844357A1 (de) Speichererweiterung
DE2264166A1 (de) Verfahren und anordnung zur steuerung der erneuerung des inhalts von speicherelementen
DE3110196A1 (de) Datenverarbeitungssystem
DE2523372B2 (de) Eingabe-ZAusgabe-Anschlußsteuereinrichtung
DE3137627C1 (de) Anordnung zur schnellen Nachrichtenuebertragung zwischen Rechnern
DE3320191A1 (de) Uebertragungssystem zwischen computern
DE3111555C2 (de) Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung
DE68924051T2 (de) Vielfacher Ein-/Ausgabe-Kanal.
DE69119149T2 (de) Struktur zur direkten Speicher-zu-Speicher-Übertragung
DE19709210A1 (de) RAM-Speicherschaltung
DE2515099A1 (de) Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten
DE3639609C2 (de)
CH653155A5 (de) Schaltungsanordnung zur eingabe von steuerbefehlen in ein mikrocomputersystem.
DE69429325T2 (de) Datenvermittlungsvorrichtung
DE69224559T2 (de) Halbleiterspeicher
DE69312174T2 (de) Gerät zur Verwaltung von Zugriffspriorität zu gemeinsamen Betriebsmitteln von unter einer Vielzahl von lokalen Einheiten verteilten Funktionsmodulen, von denen jede eine lokale "Daisy-Chain"-Schaltung formt
DE69432890T2 (de) Taktverteilungssystem für synchrone Schaltungsanordnungen
DE3780526T2 (de) Synchronisationsvorrichtung fuer die interrupt-ebene-aenderung multiprocessoren.

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: J.S. TELECOMMUNICATIONS, PUTEAUX, FR

8328 Change in the person/name/address of the agent

Free format text: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING. SCHWEPFINGER, K., DIPL.-ING. BUNKE, H., DIPL.-CHEM. DR.RER.NAT. DEGWERT, H., DIPL.-PHYS., PAT.-ANWAELTE, 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee