DE2264166A1 - Verfahren und anordnung zur steuerung der erneuerung des inhalts von speicherelementen - Google Patents

Verfahren und anordnung zur steuerung der erneuerung des inhalts von speicherelementen

Info

Publication number
DE2264166A1
DE2264166A1 DE2264166A DE2264166A DE2264166A1 DE 2264166 A1 DE2264166 A1 DE 2264166A1 DE 2264166 A DE2264166 A DE 2264166A DE 2264166 A DE2264166 A DE 2264166A DE 2264166 A1 DE2264166 A1 DE 2264166A1
Authority
DE
Germany
Prior art keywords
interval
during
memory elements
memory
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2264166A
Other languages
English (en)
Other versions
DE2264166C2 (de
Inventor
John L Curley
Benjamin S Franklin
John C Manton
Jun Chester M Nibby
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Inc
Original Assignee
Honeywell Information Systems Italia SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Italia SpA filed Critical Honeywell Information Systems Italia SpA
Publication of DE2264166A1 publication Critical patent/DE2264166A1/de
Application granted granted Critical
Publication of DE2264166C2 publication Critical patent/DE2264166C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

Dipl.-Ing. Heinz Bardehle
Patentanwalt
8000 München 22, Herrnstr. 15 2264166
München, den 29. Dezember 1972
Mein Zeichen: P 1533
Anmelder: Honeywell Information Systems Inc. 200 Smith Street
Waltham/Mass., V. St. A.
Verfahren und Anordnung zur Steuerung der Erneuerung des Inhalts von Speicherelementen
Die Erfindung bezieht sich auf Datenverarbeitungseinheiten bzw. Datenzentraleinheiten zugehörige Speicherelemente. Dabei wird insbesondere die Klasse von Speicherelementen betrachtet, bei denen die Speicherung einer Information durch physikalischen Eigenschaften erhalten wird, die für eine Wertherabsetzung der betreffenden Information ursächlich sind. Kann sich die Wertverminderung während einer hinreichend langen Zeitspanne fortsetzen, so wird die in einem derartigen Element gespeicherte Information unersetzbar verloren sein. Daher muss die physikalische Eigenschaft, bei der es sich um den Analogwert der Information handelt, periodisch wieder gespeichert werden. Das Problem kompliziert sich noch dadurch, dass die erneute
3 O S K "> H / 1 O 7 6
Speicherung bzw. die Zurückstellung der Speicherelemente eines gesaraten Moduls in den in Frage kommenden physikalischen Zustand innerhalb einer Operation unerwünscht sein kann. Es ist daher notwendig, eine im folgenden auch als Auffrischung bzw. Wiederherstellung bezeichnete Erneuerung des Inhalts des Speichermoduls in verschiedenen Perioden bzw. Zyklen vorzunehmen, welche Gruppen von Speicherelementen umfassen. Die Vielzahl von Auffrischungs- bzw. Erneuerungszyklen steigert jedoch die potentielle Möglichkeit eines Konflikts zwischen der Benutzung des Speichermoduls durch die Datenzentraleinheit und der Forderung, daß die Speicherelemente periodisch "wiederaufgefrischt" werden müssen.
Ein Beispiel für einen Typ einer Zelle, die periodisch sozusagen wieder aufgefrischt werden muß, stellen die Metalloxidhalbleiter- (MOS^Speicherelemente dar. Die Speicherelemente selbst bestehen in typischer Weise aus mehreren miteinander zusammenwirkenden Einrichtungen, in denen die Information in Form einer gespeicherten Ladung festgehalten wird. Auf Grund der Leckströme und anderer Effekte muß diese Ladung periodisch wiederhergestellt werden, um einen Informationsverlust zu verhindern.
Es ist auf dem betreffenden Gebiet bekannt, nichtpermanente Speicherelemente unter Zugrundelegung einer genauen periodischen Zeitbasis wieder in den ursprünglichen Zustand zurückzuversetzen, was in bestimmten Zeitintervallen erfolgt· Während der Zurückstellung oder während des jeweiligen Auffrischungszyklus sind die Speicherelemente des gesamten Moduls in einen Zustand übergeführt, in welchem sie für eine Bedienung durch die Datenzentraleinheit nicht verfügbar sind. Eine periodische Wiederherstellung des ursprünglichen Zustande ist für die Anwendung bei Synchronmaschinen geeignet, bei denen geeignete Zeitspannen für die Wiederherstellung bzw. Zurückstellung eines physikalischen Zustands reserviert werden können. Verschiedentlich ist es jedoch erwünscht, Komponenten einer
309828/1078
Datenzentraleinheit asynchron laufen zu lassen. In jedem Fall.müssen die Konflikte, die hinsichtlich der Verfügbarkeit der Speicherelemente entstehen, zu Gunsten des Auffrischungszyklus gelöst werden. Darüber hinaus bringt die Notwendigkeit nach dnem Wiederauffrischungszyklus es mit sich, dass das Speichermodul für die Datenzentraleinheit während gewisser Zeitspannen nicht verfügbar ist.
Der Erfindung liegt demgemäss die Aufgabe zugrunde, eine Anordnung und ein Verfahren zur Auffrischung von Speicherelementen zu schaffen, derart, dass ein minimaler Konflikt mit den Forderungen der Datenzentraleinheit ermöglicht ist.
Gelöst wird die vorstehend aufgezeigte Aufgabe erfindungsgemäss durch ein einer Datenzentraleinheit zugeordnetes Speichermodul, in welchem eine Information in Gruppen von Speicherelementen durch eine Auffrischungseinrichtung aufzufrischen ist. Die eine Auffrischung der Gruppen von Speicherelementen steuernde Anordnung enthält eine mit der Auffrischungseinrichtung verbundene erste Steuerwerkeinrichtung, die die Auffrischung der Information in den Gruppen von Speicherelementen während einer Zeitspanne des Nichtgebrauchs der betreffenden Speicherelementgruppen steuert, und ferner sind zweite Steuerwerkeinrichtungen vorgesehen, die die Auffrischung der Information in den Gruppen von Speicherelementen nach einer bestimmten Zeitspanne eines ständigen Gebrauchs der betreffenden Speicherelementgruppen steuern.
Damit wird die oben bezeichnete Aufgabe dadurch gelöst, dass ein Zeitintervall bereitgestellt wird, währenddessen eine Gruppe von Speicherelementen aufgefrischt werden kann, und zwar nur dann, wenn ein Speichermodul von der Datenzentraleinheit nicht benutzt wird. Tritt eine geeignete Periode während des Intervalls nicht auf, so wird ein zweites Intervall bereitgestellt, währenddessen ein Auffrischungszyklus
309828/107$
2284166
ausgeführt werden muss, und zwar auf Kosten jeglicher widersprechenden Forderung seitens der Datenzentraleinheit.
Die oben bezeichnete Aufgabe kann ferner für Speicherelemente eines solchen Typs enthaltende Module, die durch irgendeinen durch die Datenzentraleinheit ihnen überlagerten Betrieb aufgefrischt werden, gelöst werden, indem die Auffrischungszyklus-Anordnung für den übrigen Teil der Periode abgeschaltet wird, der für die Auffrischung der ausgewählten Gruppe von Speicherelementen in dem Fall reserviert ist, dass die Datenzentraleinheit einen Zugriff zu der ausgewählten Gruppe von Speicherelementen hat.
Durch die vorliegende Erfindung ist ferner ein Verfahren zur Auffrischung des Inhalts von Speicherelementen eines einer Datenzentraleinheit zugehörigen Speichermoduls geschaffen. Dieses Verfahren ist dadurch gekennzeichnet,
a) dass eine Gruppe der Speicherelemente durch Einrichtungen zur Auffrischung des Inhalts der betreffenden Speicherelemente adressiert wird,
b) dass die Auffrischung des Inhalts der betreffenden Gruppe von Speicherelementen während eines ersten Unterintervalls eines Intervalls während einer Zeitspanne vorgenommen wird, während der die Datenzentraleinheit keinen Zugriff zu einem Speicherelement der betreffenden Gruppe von Speicherelementen erfordert,
c) dass der Inhalt der betreffenden Gruppe von Speicherelementen während eines in dem genannten Intervall verbleibenden Unterintervalls aufgefrischt wird, welches auf einen Ausfall in der Auffrischung der genannten einen Gruppe während des ersten Unterintervalls folgt, und
d) dass während eines nächsten Intervalls eine andere Gruppe der Speicherelemente adressiert und die Schritte b)
309828/ 1 076
bis d) wiederholt werden, derart, dass jede Gruppe der Speicherelemente aufgefrischt wird, während in den Speicherelementen gespeicherte Daten noch feststellbar sind.
Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.
Fig. 1 zeigt in einem Blockdiagramm die Hauptzüge einer Speicher-Auffrischungsoperation.
Fig. 2 zeigt in einem Zeitplan den Verlauf von Verknüpfungssignalen, die von einer Takteinrichtung zur Steuerung der Speicher-Auffrischungsoperation bei der bevorzugten Ausführungsform erhältlich sind.
Fig. 3 zeigt einen detaillierten Schaltplan der bevorzugten Ausführungsform eines Speicher-Aiffrischungssteuerwerks.
Fig. 4 zeigt eine zusätzliche Schaltung, die erforderlich ist, um das Speicher-Auffrischungssteuerwerk abzuschalten, nachdem eine ausgewählte Gruppe von Speicherelementen durch eine Datenverarbeitungsoperation aufgefrischt worden ist.
Im folgenden sei die bevorzugte Ausführungsform der Erfindung beschrieben. Die Zeitspanne, innerhalb der die Wiederherstellung des physikalischen Zustande eines Speicherelementes erfolgen muss, um einen Verlust der in dem Speicherelement gespeicherten Information zu verhindern, ist mit T bezeichnet. In dem MOS-Speicher beträgt die Zeitspanne T in typischer Weise 2 ms. Bezüglich dieses Wertes sei bemerkt, dass er zum Zwecke der Veranschaulichung benutzt wird. Die Dauer eines Auffrischungs- bzw. Wiederholungszyklus für jedes Speicherelement beträgt in typischer Weise/NanoSekunden. Bei der bevor-
3098?ß/1078
zugten Ausführungsform der Erfindung sind die Elemente des Speichermoduls in 32 Gruppen unterteilt. Jede Gruppe von Speicherelementen umfasst eine ausgewählte Spalte von Speicherelementen aus einer integrierte Schaltungsspeicherchips umfassenden Matrix. Zwischen den Auffrischungs- bzw. Wiederholungszyklen und den Anforderungen des Speichermoduls durch die Datenverarbeitungseinheit bzw. Datenzentraleinheit kennen Konflikte zu
— 100 = 1,28 % der Zeitspanne auftreten, 2 . 1O0
wobei angenommen ist, dass jede Gruppe von Elementen alle 2 ms aufgefrischt wird und dass damit ein Konflikt mit einer Forderung nach einem ständigen Zugriff zu dem Speichermodul durch die Datenzentraleinheit vorhanden ist.
Gemäss der vorliegenden Erfindung liegt das Intervall zwischen Auffrischungs- bzw. Wiederholungszyklen nicht fest, sondern vielmehr erfolgt die Auffrischung bzw. Wiederholung in einem Zeitintervall, welches für die Auffrischung der jeweiligen Gruppe von Speicherelementen zugeteilt wird. Um eine Anpassung an den ungünstigsten Fall vorzunehmen, muss jeder Gruppe der
32 Gruppen ein Intervall von = 60, 6 us zugeteilt werden, um sicherzustellen, dass für jede Gruppe von Speicherelementen die Zeitspanne zwischen Wiederholungs- bzw. Auffrischungszyklen nicht 2 ms überschreitet.
Gemäss der vorliegenden Erfindung wird das Zeitintervall, das für den Auffrischungs- bzw. Wiederholungszyklus einer bestimmten Gruppe von Speicherelementen zur Verfügung steht, in zwei Unterintervalle aufgeteilt. Während des ersten Unterintervalls wird der Auffrischungszyklus nur dann eingeleitet, wenn Zustandssignale anzeigen, dass das Speichermodul weder derzeit in Gebrauch ist, noch für eine zukünftige Operation reserviert ist. Bei der bevorzugten Ausführungsform sind 57,6/us jedes 60,6 jus lang dauernden Intervalls bereitgestellt, um eine geeignete freie Periode bzw. Zeitspanne zur Ausführung
309828/ 1 076
der Auffrischungs- "bzw. Wiederholungsoperation zu ermitteln.
Ist ein Auffrischungszyklus nicht am Ende der 57,6/Us lang dauernden Zeitspanne eingeleitet worden, so wird ein Auffrischungszyklus automatisch mit der Beendigung des Zugriffs zu dem Speichermodul durch die Datenzentraleinheit eingeleitet, was mit der Beendigung des ersten Unterintervalls geschieht. Die Datenzentraleinheit bzw. -Verarbeitungseinheit wird hinsichtlich ihres weiteren Zusammenwirkens mit dem Speichermodul bis zum Ende des Speicherauffrischungszyklus während des betreffenden Intervalls abgeschaltet. Nach dem Auffrischungszyklus wird eine neue Gruppe von Speicherelementen adressiert, und der Vorgang wird während des nächsten Intervalls wiederholt.
Im folgenden sei die Operation des Auffrischungszyklus unter Heranziehung der Fig. 1 weiter erläutert. Eine in Fig. 1 dargestellte Speicherelementreihe 60 umfasst eine Speicherelementmatrix. Eine Auffrischungseinrichtung 16 und die Datenzentraleinheit 18 adressieren jeweils eine Gruppe von Speicherelementen in der Speicherelementreihe. Die durch die Auffrischungseinrxchtung 16 adressierte bestimmte Gruppe von Elementen wird durch das Speichersteuerwerk 17 bestimmt, und zwar auf Signale von einem Gruppenzähler 15 her. Der Gruppenzähler 15 ist ein Zähler, der nahe des Endes jedes Intervalls um eine Stelle auf das Auftreten eines die Fortschaltung des betreffenden Zählers bewirkenden Impulses AC von einer Takteinrichtung 10 her weiterzählt. Die durch die Datenverarbeitungseinheit adressierte Gruppe von Speicherelementen in der Speicherelementreihe (d.h. für die Zwecke der Abgabe der gespeicherten Information) wird durch das Speichersteuerwerk 17 auf Signale von der Datenzentraleinheit her bestimmt. Das SpeicherSteuerwerk umfasst neben die Adressierungsfunktion ausführenden Einrichtungen noch Takt- und Steuer-
3098?«/1076
schaltungen, die für die Bedienung der Halbleiterspeicherelemente erforderlich sind. Die Trennung der Auffrischungseinrichtung von dem Speichersteuerwerk ist eine künstliche Trennung; sie wird hier dazu benutzt, die Erläuterung der Arbeitsweise des Speicher-Auffrischungssteuerwerks zu erleichtern. In typischer Weise sindjdie Schaltungen der Auffrischungseinrichtung in dem Speichersteuerwerk enthalten und aufgrund von überlappenden Funktionen nicht voneinander trennbar. Das Speichersteuerwerk ist ferner mit der Datenzentraleinheit verbunden, um dieser die NichtVerfügbarkeit der Speicherelementereihe zu signalisieren (z.B. während eines Auffrischungs- bzw. Wiederholung szyklus).
Der Gruppenzähler 15 wird so eingestellt, dass die Auffrischungseinrichtung auf die Aufnahme eines Auffrischungssignals RGO von dem Speichersteuerwerk her den Auffrischungs- bzw. Wiederholungszyklus für die ausgewählte Gruppe von Speicherelementen einleitet. Zur Auslösung des RGO-Signals gibt die Takteinrichtung 10 ein die Nichtbelegung angebendes Prüfsignal NBLK an ein UND-Verknüpfungsglied 11 während der 57,6yUS-Periode ab, innerhalb der eine nicht belegte Periode der Speicherelementreihe gesucht wird. Ein in dem SpeicherSteuerwerk oder sonstwo erzeugtes Speicherbelegungssignal MBZY wird komplementiert, und das mit MBZY bezeichnete Komplementsignal wird einem anderen Anschluss des UND-Verknipfungsgliedes 11 zugeführt. Im Zuge der folgenden Erläuterung wird unter einem binären "1"-Signal ein positives Verknüpfungssignal verstanden, während unter dem Komplementier binären n0", ein 0-Verknüpfungssignal verstanden wird. Positive Verknüpfungssignale sind zur Aktivierung von Verknüpfungselementen erforderlich. Eine keine frühere Auffrischung anzeigendes Signal NOPR, welches durch die Vorzugs-Auf frischungs-Anzeigeeinrichtung 13 erzeugt wird, wird dem letzten Anschluss des Verknüpfungsgliedes 11 zugeführt. Das NOPR-Signal wird solange aufrecht erhalten, wie ein Auffrischungszyklus in dem Intervall nicht vorher aufgetreten ist. Damit
309828/ 1 076
■r 9 -
führen die den Eingangsanschlüssen des Verknüpfungsgliedes zugeführten Signale MBZY, NOPR und NBLK dazu, dass ein positives Verknüpfungssignal am Ausgang des Verknüpfungsgliedes auftritt. Der Ausgangsanschluss des Verknüpfungsgliedes 11 ist mit einem Eingangsanschluss eines ODER-Gliedes 14 verbunden. Ein von dem Verknüpfungsglied 11 abgegebenes positives Verknüpfungssignal bewirkt die Aktivierung des ODER-Verknüpfungsgliedes 14, wodurch dieses Verknüpfungsglied 14 veranlasst wird, ein positives Verknüpfungssignal RGO an dem Ausgangsanschluss zu erzeugen. Dies führt zu einem Auffrischungsbzw. Wiederholungszyklus für die durch den Gruppenzähler bestimmte Gruppe von Speicherelementen. Ausserdem ist das UND-Verknüpfungsglied 11 mit der Vorzugs-Auffrischungsanzeigeeinrichtung 13 verbunden. Ein von dem Verknüpfungsglied abgegebenes positives Verknüpfungssignal veranlasst, dass das Ausgangssignal der Anzeigeeinrichtung 13 von NOPR in NOPR koplementiert wird. Die Abgabe des NOPR - Signals an das Verknüpfungsglied 11 (das ist ein "O"-Verknüpfungssignal) führt dazu, dass das Verknüpfungsglied 11 abgeschaltet wird, bis die Vorzugs-Auffrischungsanzeigeeinrichtung durch ein Nichtbelegungs-Rückstellsignal NBR zurückgestellt wird, das heisst das Signal NOPR abgibt. Das von der Anzeigeeinrichtung 13 abgegebene Ausgangssignal NOPR schaltet ferner das UND-Verknüpfungsglied 12 ab, wodurch sichergestellt ist, dass der Auffrischungs- bzw. Wiederholungszyklus für den übrigen Teil dieses Intervalls nicht wiederholt wird.
Ist nach 57,6 yAis kein Auffrischungs- bzw. Wiederholungszyklus aufgetreten, so wird das NBLK-Signal durch die Takteinrichtung 10 aufgehoben (das heisst geändert in NBLK), wodurch das Verknüpfungsglied 11 für den übrigen Teil des Intervalls abgeschaltet wird. Dem einen Anschluss des UND-Verknüpfungsgliedes 12 wird ein die Notwendigkeit einer Auffrischung bzw. Wiederholung anzeigendes Signal MR zugeführt. Ein zweiter Anschluss des Verknüpfungsgliedes 12 wird durch das dauernde
309828/ 1076
Vorhandensein des NOPR-Signals freigegeben (das bedeutet das Fehlen während des Intervalls eines vorhergehenden Auffrischungs- bzw. Wiederholungszyklus]. Ein nahe des Endes eines Speicherzugriffzyklus durch die Datenverarbeitungseinheit zur Verfügung stehender Zyklusrückstell-Impuls CYRST führt zur Freigabe des übrig bleibenden Anschlusses des UND-Verknüpfungsgliedes 12, was zur Folge hat, dass an dem Ausgangsanschluss des Verknüpfungsgliedes 12 ein positives Verknüpfungssignal auftritt. Der Ausgangsanschluss des Verknüpfungsgliedes 12 ist mit einem zweiten Eingangsanschluss des ODER-Verknüpfungsgliedes 14 verbunden, so dass das am Ausgang des Verknüpfungsgliedes 12 auftretende positive Verknüpfungssignal zum Auftreten eines RGO-Signals am Ausgang des Verknüpfungsgliedes führt. Während dieses zweiten Unterintervalls schaltet die Takteinrichtung 10 das MR-Signal ab. Vor dem Beginn des nächsten Intervalls und der anschliessenden Abgabe des das Verknüpfungsglied 11 freigebenden NBLK-Signals schaltet ein Signal von der Takteinrichtung 10 den Gruppenzähler 15 weiter. Der Grupperizähler 15 veranlasst einerseits das Speichersteuerwerk 17, die durch die Auffrischungseinrichtung bzw. Wiederholungseinrichtung adressierte Gruppe von Speicherelementen zu ändern. Damit erhält während des nächsten Intervalls eine neue Gruppe von Speicherelementen einen Auffrischungszyklus bzw. Wiederholungszyklus von der Auffrischungs- bzw.Wie'derholungseinrichtung zugeteilt.
Die wesentlichen Merkmale des Betriebs der bevorzugten Ausführungsform sind in der obigen Beschreibung erfasst worden. Der detaillierte Betrieb des Speicher-Auffrischungssteuerwerks ist jedoch komplizierter. So ist z.B. das UND-Glied 12 gemäss Fig. 1 durch eine Schaltung realisiert, die durch einen MR-Impuls (bei dem es sich nicht um ein Verknüpfungssignal handelt) freigegeben wird und die entweder auf ein negiertes Speicherbelegungssignal ΜΒΖΎ oder auf einen Zyklusrückstellimpuls CYRST anspricht.
309828/ 1 076
Fig. 2 zeigt den zeitlichen Verlauf der von der Takteinrichtung in der bevorzugten Ausführungsform der Erfindung abgegebenen Signale. Das NBLK-Signal wird während 57,6 us des 60,6 us lang dauernden Intervalls abgegeben; es legt die Zeitspanne fest, wenn die Gruppe der Speicherelemente während einer verfügbaren freien Periode aufgefrischt wird. Nach 57,6 us wird das NBLK-Signal abgeschaltet, und ein MR-Impuls wird abgegeben, der die Auffrischung der Elemente der betreffenden Gruppe von Elementen freigibt, sobald der vorliegende Speicherverwendungszyklus abgeschlossen ist. Eine gewisse Zeit nach Auftreten des MR-Signals bewirkt ein NBR-Signal die Rückstellung der Vorzugs-Auf frischungsanzeigeeinrichtung, wenn die Anzeigeeinrichtung sich in dem Zustand befindet, in dem sie das NOPR-Signal erzeugt, welches anzeigt, dass ein vorhergehender Auffrischungszyklus stattgefunden hat. Bei der bevorzugten Ausführungsform tritt dieses Signal 240 Nanosekunden nach dem MR-Impuls auf. Schliesslich bewirkt die Takteinricht"ng die Adressierung einer anderen Gruppe von Elementen während des nächsten Auffrvicnzyklusintervalls durch den AC-Impuls. Dieser Impuls wird bei der vorliegenden Ausführungsform 2 us nach dem MR-Signal abgegeben. Die grundsätzliche Forderung besteht in diesem Zusammenhang jedoch darin, dass der Auffrischungszyklus für dieses Intervall beendet sein muss.
In Fig. 3 ist der detaillierte Schaltplan der bevorzugten Ausführungsform des Speicher-Auffrischsteuerwerks gezeigt. Die von der Takteinrichtung abgegebenen Signale sind mit NBLK, NBR und MR bezeichnet; diese Signale sind zuvor definiert worden. Die Zustandssignale sind das MRES-Signal, welches ein positives Verknüpfungssignal darstellt, das dem Speichermodul für den nächsten Zyklus dient, das CYST-Signal, bei dem es sich um einen in der Nähe des Endes des Speicheradressenzyklus erzeugten Impuls handelt, und das MBZY-Signal, wie es zuvor definiert worden ist. In Fig. 3 beschreibt jeder
3098? R /1076
der durch eine gestrichelte linie festgelegten Bereiche ein anderes Element, welches bei der vorliegenden Ausführungsform durch eine integrierte Schaltungseinheit realisiert ist. Bei den Elementen 19, 24, 34 und 38 handelt es sich um verknüpfungsmässig invertierende Verstärkerschaltungen. Die Elemente 11' HS 25, 30, 35, 39 und 45 bestehen aus zwei UND-Verknüpfungsgliedern. Die AusgangsanSchlüsse der beiden UND-Glieder sind mit dem Eingangsanschluss eines ODER-Verknüpfungsgliedes (welches nicht explizite gezeigt ist) verbunden, und der Ausgangsanschluss des ODER-Gliedes stellt den AusgangsanSchluss des Elements dar. Wenn ein UND-Glied freigegeben bzw. übertragungsfähig gemacht ist, ist somit ein positives Verknüpfungssignal an dem Ausgangsanschluss des Elements vorhanden. Die Ausführung dieser Verknüpfungselemente ist in dem Buch "Digital Electronics for Scientists", von H.V.Malmstadt und CG. Enke, W.A. Benjamin Inc., Kapitel 4» New York 1969, beschrieben.
Das Element 14* gemäss Fig. 3 funktioniert in der_selben Weise wie das ODER-Glied 14 gemäss Fig. 1. Den Eingangsanschlüssen eines der -beiden UND-Verknüpfungsglieder 21 oder 22 zugeführte positive Verknüpfungssignale führen zum Auftreten eines RGO-Signals an dem Ausgangsanschluss des Verknüpfungsgl$edes H1» welches den Auffrischungszyklus bzw. Wiederholungszyklus aktiviert. Damit bilden das Verknüpfungsglied 14* und die zugehörige Schaltung einen Signalgenerator, der ein Signal zur Einleitung des Auffrischungs- bzw. Wiederholungszyklus erzeugt. Ein Eingangsanschluss des Verknüpfungsgliedes ist mit dem Ausgangaanschluss des Elements 11· verbunden. Das Element 11· besteht aus zwei UND-Verknüpfungsgliedern 41 und 42, deren Ausgangsanschlüsse an einem ODER-Verknüpfungsglied angeschlossen sind. Der Ausgangsanschluss des ODER-Verknüpfungsgliedes stellt den AusgangsanSchluss des Elements 11* dar. Das von der Takteinrichtung 10 abgegebene Signal NBIZ, die Signale MRES und MBZY sowie das Ausgangssignal des Elements
309828/ 1076
(das ist die Vorzugs-Auffrischanzeigeeinrichtung), also das Signal NOPR, werden den Eingangsanschlüssen des UND-Verknüpfungsgliedes 41 zugeführt. Ist das Speichermodul nicht reserviert, ist das Speiehermodul ferner nicht "belegt, und ist ferner keine vorhergehende Auffrischung vorgenommen worden, so führt das gemeinsame Auftreten zusammen mit dem von der Takteinrichtung abgegebenen Signal NBIiK zu einem positiven Verknüpfungssignal an dem AusgangsanSchluss des Elements 11' (das heisst, dass die Signale NBIK, NOPR, MRES und MBZY positive Verknüpfungssignale sind). Das Ausgangssignal des Elements 19, nämlich das Signal . NOPR, und das Ausgangssignal des Elements 11' werden den Eingangsansohlüssen des UND-Verknüpfungsgliedes 42 des Elements 11' zugeführt, um eine "Verriegelung" des Ausgangssignals aufrecht zu halten. Wird das NOPR-Signal weggenommen bzw. abgeschaltet, so verschwindet das Ausgangssignal des UND-Gliedes 42, wodurch die Verriegelung des Signals an dem Ausgangsanschluss des Elements 11· aufgehoben wird.
Der Ausgangsanschluss des Elements 11* ist mit den Eingangsanschlüssen eines UND-Gliedes 46 des Elements 45 verbunden. Das Ausgangssignal des UND-Gliedes 47 wird mit dem Ausgangssignal des UND-Gliedes 46 odermässig zusammengefasst, um das Ausgangssignal des Elements 45 zu liefern. Der Ausgangsanschluss des Elements 45 ist mit einem Eingangsanschluss des UND-Gliedes 47 verbunden, und der andere Anschluss des UND-Gliedes 47 ist nfcb der das Signal NBR führenden lukteinrichtungsleitung verbunden. Das Ausgangssignal des Elements 45 wird auf das Signal NBR hin verriegelt, und zwar in dem Fall, dass ein erster Unterintervall-Auffrischzyklus vorliegt. Die betreffende Verriegelung wird aufgelöst bzw. aufgehoben, wenn der Impuls NBR auftritt (das heisst es wird veranlasst, dass das Signal NBk bu einem Null-Verknüpfungssignal wird). Der Ausgangsanschluss des Elements 45 ist mit einem Eingangsan-
30982 8/1076
Schluss eines invertierenden Verstärkerelements 19 verbunden.
das Das Ausgangssignal des Elements 19 ist/iiOPR-Signal. Dieses Signal ist ein positives Verknüpfungssignal in dem Pail, dass kein vorhergehender Auffrischungszyklus bzw. Wiederholungszyklus vorhanden gewesen ist; das betreffende Signal ist ein Null-Verknüpfungssignal in dem Pail, dass eine vorhergehende Auffrischung stattgefunden hat. Der oben beschriebene Teil der Schaltung führt somit während der ersten 57,6yus des Intervalls die Auffrischungssteuerung aus. Dabei wird ein Auffrischungszyklus dann eingeleitet, wenn das Speichermodul nicht belegt ist und auch nicht zuvor innerhalb der 57»6 us-Periode eine Auffrischung erfahren hat.
Wenn die durch die Auffrischungseinrichtung adressierte Gruppe von Speicherelementen während der ersten 57»6 us des Int&rvalls nifht aufgefrischt worden ist, wird das positive NBIK-Verknüpfüngs-Signal in ein Null-Verknüpfungssignal übergeführt. Sodann wird ein MR-Impuls abgegeben, der während der restlichen 3 Ais des Intervalls einen Auffrischungszyl'l;uj bzw. Wiederholungszyklus erzwingt. Tritt der MR-Impuls auf, bevor der CYRST-Impuls eines Speicherzugriffszyklus auftritt, so wird die Auffrischungseinrichtung mit der Beendigung des Speicherzyklus aktiviert. Tritt der MR-Impuls nach dem CYRST-Impuls auf, dann ergibt sich die Aktivierung der Auffrischungseinrichtung durch den CYRST-Impuls, der während eines folgenden Speicherbesetzt- bzw. Speicherbelegt-Zyklus auftritt. Tritt ein nachfolgender Speicherzugriff szyklus nicht unmittelbar folgend auf, ao führt daa auftretende Mbzy- Signal zu der Aktivierung der Auffrisohungseinrichtung.
Die Aktivierung der Auffrischungseinrichtung durch den MR-Impuls und das MBZY-Signal sei zuerst betrachtet. Der Auffrischungseyklus bzw. Wiederholungszyklus tritt dann auf, wenn an dem
309828/ 1076
Ausgangsanschlusa des Elements 25 ein positives Verknüpfungssignal erzeugt wird. Ein von dem Element 25 geliefertes Ausgangssignal v/ird den Eingangsanschlüssen des UND-Gliedes 22 des Elements Hf zugeführt und führt damit zur Auslösung "bzw. Abgabe eines RGO-Signals. Das Element 30 besteht aus dem UND-Glied 31 und dem UND-Glied 32. Die Ausgangsanschlüsse dieser UND-Glieder sind an einem ODER-Verknüpfungsglied angeschlossen. Der Ausgangsanschluss des ODER-Verknüpfungsgliedes stellt den Ausgangsanschluss des Elements 30 dar. Des MR-Signal wird den Eingangsanschlüssen des UND-Gliedes 32 zugeführt. Der Ausgangsanschluss des Elements 39 ist mit dem EingangsanSchluss eines invertierenden Verstärkers 34 verbunden. Das Ausgangssignal des invertierenden Verstärkers bzw. Inverters 34» das Ausgangssignal des Elements 30 und das NOPR-Signal werden den Eingangsanschlüssen des UND-Gliedes 31 zugeführt. Hat somit kein vorhergehender Auffrischungs- bzw. Wiederauffrischungszyklus stattgefunden, so führt der MR-Impuls zu einer Verriegelung des Ausgangssignals des Elements 30, so dass an dem Ausgangsanschluss ein positives Verknüpfungssignal aufrecht erhalten wird. Hat jedoch ein vorhergehender Wiederauffrischungszyklus stattgefunden, so tritt keine Verriegelung auf. Das Signal von dem Element 30 wird ferner der DatenZentraleinheit oder anderen externen Schaltungen zugeführt, um das Speichermodul für den Wiederauffrischungszyklus zu reservieren.
Der Ausgangsanschluss des Elements 30 ist mit Eingangsanschlüssen der beiden UND-Glieder 26 und 27 des Elements 25 verbunden. Dem UND-Glied 26 werden an den übrigen Anschlussklemmen ferner die Signale NBLK (das ist das auf. der. ITBLK-Ieitung über den invertierenden Verstärker 26 zugeführte Signal), NOPR und MBZY zugeführt. Während der auf den MR-Impuls folgenden
.Sjus-Periode gemäss Fig. 2 tritt daher, sobald der Speicher nicht mehr belegt ist (MBZY ist ein positives Verknüpfungssignal), an dem Ausgang des Elements 25 ein Signal auf, welches das
3098 2 8/1076
RGO-Signal auslöst. Der Ausgangsanschluss des Elements 25 ist mit einem Eingangsanschluss des UND-Gliedes 39 verbunden, welches mit dem zweiten Eingangsanschluss an der CYRST-Leitung angeschlossen ist. Ein am AusgangsanSchluss des Elements 25 auftretendes positives Yerknüpfungssignal und ein ein positives Verknüpfungssignal darstellendes CYRST-Signal führen zur Aufhebung eines Verriegelungssignals an dem AusgangeanSchluss des Elements 30.
Durch die vorliegende Ausührungsform wird ein Auffrischungsbzw. Wiederauffrischungszyklus bereitgestellt, der durch den MR-Impuls und einen CYRST-Impuls auszulösen ist, welcher von der Datenzentraleinheit in der Nähe des Endes eines Speicherbelegungszyklus durch die Datenzentraleinheit geliefert wird. Gemäss Fig. 3 ist daher eine CYRST-Leitung mit dem UND-Glied und dem invertierenden Verstärker 38 verbunden. Der Ausgangsanschluss des Verstärkers 38 ist mit ,einem Eingangsanschluss des UND-Gliedes 36 verbunden. Das Ausgangssignal des Elements 35 wird durch odermässige Zusammenfassung des Ausgangesignals des Verknüpfungsgliedes 36 mit dem Ausgangssignal des Verknüpfungsgliedes 37 erzeugt. Der Eingangsanschluss des Verknüpfungsgliedes 37 ist an dem AusgangsanSchluss des Elements 25 angeschlossen. Die Eingangsanschlüsse des UND-Gliedes 36 sind ferner an dem Ausgangsanschluss des Elements 30 und der NOPR-Ieitung angeschlossen. Der AusgangsanSchluss des Elements 35 ist an einem Eingangsanschluss des UND-Gliedes 27 angeschlossen. Die betreffende Schaltung arbeitet nun wie folgt. Nachdem der MR-Impuls ein Signal am Ausgang des Elements 30 verriegelt hat und kein vorhergehender Wiederauffrischungszyklus vorgelegen hat, macht der CYRST-Impuls das Verknüpfungsglied übertragungsfähig, was dazu führt, dass ein Ausgangssignal von dem Element 35 zu dem Verknüpfungsglied 27 hin geleitet wird. Das durch das verriegelte Ausgangssignal des Elements 30 übertragungsfähig gesteuerte Verknüpfungsglied 27 bewirkt,
309828/ 1076
dass am Ausgang des Elements 25 ein Signal auftritt, und zwar ein positives RGO-Signal. Die erneute Zirkulation des Signals von dem AusgangsanSchluss des Elements 25 zu dem Eingangsanschluss des Yerknüpfungsgliedes 37 führt zu einer kurzzeitigen Verriegelung, und zwar solange, "bis das positive Verknüpfungssignal an dem Ausgangsanschluss des Elements 30 verschwindet.
Die Speicherelemente des MOS-Typs sind verschiedentlich derart miteinander verbunden, dass irgendein von der DatenZentraleinheit geforderter Betrieb automatisch zur Wiederauffrischung des Elements führt. Ferner ist verschiedentlich jede Gruppe von Elementen so geschaltet, dass der Betrieb irgendeines Teiles der Elemente zur Wiederauffrischung der gesamten Gruppe führt. Daher ist durch jegliche Aktivität betreffend die Gruppe von Elementen, die aufzufrischen sind, während des vorliegenden Intervalls die Notwendigkeit bezüglich dieser Elemente, aufgefrischt zu werden, vermieden. In Pig. 4 ist eine Sperrschaltung gezeigt, die das Speicher-Auffrischsteuerwerk daran hindert, einen Wiederauffrischungszyklus einzuleiten, wenn zu der Gruppe der aufzufrischenden Elemente ein Zugriff zuvor durch die Datenzentraleinheit erfolgt ist. Das Element 50 stellt eine Einrichtung dar, die ein UND-Verknüpfungsglied 51 und ein UND-Verknüpfungsglied 52 enthält. Die Ausgangssignale dieser beiden UND-Glieder sind zur Lieferung des Ausgangssignals odermässig zusammengefasst. Der AusgangsanSchluss des Elements 11' ist von dem Eingangsanschluss des Verstärkers 46 gelöst und mit dem Eingangsanschluss des UND-Gliedes 51 verbunden. Der Ausgangsanschluss des Elements 50 ist mit dem Eingangsanschluss des Verstärkers 46 verbunden. Die vorhergehende Erläuterung trifft auch im vorliegenden Fall zu, da das Verknüpfungsglied 51 die oben beschriebene Arbeitsweise nicht beeinflusst. Die Anschlussklemmen des UND-Gliedes 52 sind an der NOPR-Leitung, der NBLK-Leitung und einer Leitung angeschlossen, die ein Signal führt, welches die Koinzidenz zwischen
30982 8/1076
der durch die Auffrischungseinrichtung adressierten Gruppe von Speicherelementen und der Gruppe von Speicherelementen anzeigt, zu dem die D-tenzentraleinheit Zugriff besitzt. In dem Fall, dass alle diese Signale gleichzeitig positiv sind, wird das Signal NOPR aufgehoben, wodurch ein weiterer V/iederauffrischungszyklus für die betreffende Gruppe von Elementen verhindert ist.
309828/1076

Claims (20)

  1. Patentansprüche
    / 1J Anordnung zur Steuerung der Erneuerung des Inhalts von zu Gruppen zusammengefassten Speicherelementen eines Speichermoduls ι welches einer -Datenzentraleinheit zugeordnet ist, in welcher Informationen in Speicherelementgruppen enthalten sind, dadurch gekennzeichnet, dass eine erste Steuerwerkeinrichtung (10, 11,12,13,14) vorgesehen ist, die mit einer Erneuerungseinrichtung (16) verbunden ist, welche die Erneuerung der in den Speicherelementen der Gruppe von Speicherelementen während einer Periode des Nichtgebrauchs der betreffenden Gruppen steuert, und dass eine zweite Steuerwerkeinrichtung (17) vorgesehen ist, die die Erneuerung der Information in den Speicherelementen der Gruppen von Speicherelementen nach einer bestimmten Zeitspanne des dauernden Gebrauchs der betreffenden Gruppen von Speicherelementen steuert,
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass eine Auswahleinrichtung (15) vorgesehen ist, die festlegt, in welcher der Gruppen eine Information zu erneuern ist.
  3. 3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass eine Takteinrichtung (10) vorgesehen ist, die die bestimmte Zeitspanne festlegt.
  4. 4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Speicherelemente Metalloxidhalbleitereinheiten sind.
  5. 5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Speichererneuerungs-Steuerwerkeinrichtung (10, 11, 12, 13, 14) Einrichtungen (11,12, 14) aufweist, die auf das Auftreten von Verknüpfungssignalen hin die Erneuerungseinrichtung (16) in einem ersten Teil eines Intervalls zu aktivieren gestatten.
    3098 2 8/1076
    2/64166
  6. 6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, dass Einrichtungen (13) vorgesehen sind, die auf das Auftreten anderer Verknüpfungssignale hin die Erneuerungseinrichtung (16) in einem zweiten Teil des genannten Intervalls zu aktivieren gestatten.
  7. 7. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Zeitspannen für die Erneuerung der Informationen in den Speicherelementen der Gruppen von Speicherelementen in das bestimmte Intervall und ein zweites Intervall unterteilt sind.
  8. 8. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass Auswahleinrichtungen (15) vorgesehen sind, die jeweils eine der Gruppen bereitstellen, deren Informationen zu erneuern sind, und dass die Takteinrichtung (10) das bestimmte Intervall und ein zweites Intervall festlegt, wobei eine Freigabe der Erneuerungseinrichtung (16) während eines Gesamtintervalls erfolgt, welches aus dem bestimmten Intervall und dem zweiten Intervall besteht.
  9. 9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, dass Einrichtungen (13) vorgesehen sind, die auf eine vorherige Benutzung durch die genannte eine Gruppe der Gruppen von Speicherelementen ansprechen, deren Informationen zu erneuern sind.
  10. 10. Anordnung zur Steuerung der Erneuerung von Informationen in Speicherelementen von Gruppen von Speicherelementen eines Speichermoduls, welches einer Datenzentraleinheit zugehörig ist, wobei die Informationen in den Speicherelementen der Gruppen von Speicherelementen gespeichert sind, dadurch gekennzeichnet, dass ein erstes Steuerwerk (10, 11,12,13,H) vorgesehen ist, welches während einer ersten Periode derart in Betrieb gesetzt ist, dass es eine Erneuerungseinrichtung (16) zur Erneuerung der Information in den Speicherelementen
    309 8 28/1076
    (60) während eines Intervalls der ersten Periode in dem Fall steuert, dass die Datenzentraleinheit (18) keinen Zugriff zu den Speicherelementen (60) erfordert, und dass ein zweites Steuerwerk vorgesehen ist, welches während einer auf die erste Periode folgenden zweiten Periode in dem Fall in Betrieb gesetzt ist, dass die Erneuerungseinrichtung (16) bezüglich der Erneuerung der Information in den Speicherelementen (60) während der ersten Periode ausgefallen ist, derart, dass die Erneuerungseinrichtung (16) zur Erneuerung der Information in den betreffenden Speicherelementen (60) während eines Intervalls der zweiten Periode eine Steuerung erfährt.
  11. 11. Anordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass Speicherelemente (60) für die Speicherung von binären Signalen vorgesehen sind, dass mit den Speicherelementen (60) eine steuerbare Erneuerungseinrichtung (16) verbunden ist, die die binären Signale in einer ausgewählten Gruppe der Speicherelemente auf das Auftreten eines Steuersignals hin zu erneuern gestattet, dass mit den Speicherelementen (60) und der Erneuerungseinrichtung (16) eine Steuereinrichtung (17) verbunden ist, die die durch die Erneuerungseinrichtung (16) adressierte ausgewählte Gruppe von Speicherelementen (60) bereitstellt und die das Steuersignal abgibt, dass die Abgabe des Steuersignals während eines Intervalls einer ersten Periode in dem Fall erfolgt, dass die Datenzentraleinheit (18) keinen Zugriff zu der ausgewählten Gruppe von Speicherelementen (60) erfordert, dass die Nichtabgabe des Steuersignals während der ersten Periode die Abgabe des betreffenden Steuersignals während einer auf die erste Periode folgenden zweiten Periode bewirkt und dass die Erneuerungseinrichtung (16) nach Abgabe des Steuersignals eine andere ausgewählte Gruppe von Speicherelementen (60) adressiert.
    30982 8/1076
  12. 12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass mit der Steuereinrichtung (17) eine Sperreinrichtung verbunden ist, die eine Abgabe des Steuersignals während eines übrigen Teiles der ersten Periode und der zweiten Periode verhindert, nachdem die Datenzentraleinheit (18) einen Zugriff zu der ausgewählten Gruppe von Speicherelementen (60) hat.
  13. 13. Anordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass Speicherelemente (60) für die Speicherung binärer Informationen vorgesehen sind, dass mit den Speicherelementen (60) eine steuerbare Erneuerungseinrichtung (16) verbunden ist, die eine Erneuerung der binären Information in einer ausgewählten Gruppe der Speicherelemente auf das Auftreten eines Aktivierungssignals hin bewirkt, dass mit den Speicherelementen (60) steuerbare Adresseneinrichtungen (15, 17) verbunden sind, die die ausgewählte Gruppe der Speicherelemente (60) auf ein Adressensignal hin bestimmen, welches die Adresseneinrichtungen veranlasst, jeweils eine andere ausgewählte Gruppe der Speicherelemente (60) festzulegen, dass mit der Erneuerungseinrichtung (16) und den Adresseneinrichtungen (15, 17) eine Signalisierungseinrichtung (10, 11, 12, 13, 14) verbunden ist, die während jedes Intervalls einer Reihe von Intervallen das Aktivierungssignal und das Adressensignal erzeugt, wobei das Aktivierungssignal während einer Periode, während der die Datenzentraleinheit keinen Zugriff zu dem Speichermodul besitzt, in einem ersten Unterintervall des jeweiligen Intervalls auftritt, und wobei das Aktivierungssignal während eines zweiten Unterintervalls des jeweiligen Intervalls in dem Fall erzeugt wird, dass die Periode des Nicht-Zugriffs nicht in dem ersten Unterintervall auftritt, und dass mit der Signaleinrichtung eine Takteinrichtung (10) verbunden ist, die die Intervalle und innerhalb dieser das erste Unterinter-
    30982 8/1076
    226416B
    vall und das zweite Unterintervall festlegt.
  14. 14. Anordnung nach Anspruch 13, dadurch gekennzeichnet, dass die Speicherelemente (60) Metalloxidhalbleitereinheiten (MOS) sind.
  15. 15· Anordnung nach Anspruch 14, dadurch gekennzeichnet, dass eine Sperreinrichtung vorgesehen ist, die die Erzeugung des Aktivierungssignals durch die Signaleinrichtung während eines Teiles desjenigen Intervalls zu sperren gestattet, welches verbleibt, nachdem ein Zugriff zu der ausgewählten Gruppe von Speicherelementen durch die Datenzentraleinheit (18) erfolgt ist.
  16. 16. Verfahren zur Erneuerung des Inhalts von Speicherelementen eines einer Datenzentraleinheit zugehörigen Speichermoduls, insbesondere unter Verwendung einer Anordnung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet,
    a) dass eine Gruppe der Speicherelemente (60) durch eine Adressierungseinrichtung (15) für eine Erneuerung des Inhalts der betreffenden Speicherelemente (60) adressiert wird,
    b) dass der Inhalt der betreffenden Gruppe von Speicherelementen während eines ersten Unterintervalls eines Intervalls innerhalb einer Periode in dem Fall erneuert wird, dass die Datenzentraleinheit (18) keinen Zugriff zu der betreffenden einen Gruppe von Speicherelementen (60) erfordert,
    c) dass der Inhalt der betreffenden Gruppe von Speicherelementen (60) während eines innerhalb des betreffenden Intervalls vorhandenen verbleibenden UnterIntervalls erneuert wird, welches auf ein Ausbleiben der Erneuerung des Inhalts der betreffenden einen Gruppe von Speicherelementen während des ersten Unterintervalls folgt, und
    30982 3/1078
    226416S
    d) dass während eines nächsten Intervalls eine andere Gruppe der Speicherelemente (60) adressiert und die Schritte b) bis d) wiederholt werden, wobei jede Gruppe der Speicherelemente (6o) erneuert wird, während die in den Speicherelementen gespeicherten Daten noch feststellbar sind.
  17. 17. Verfahren zur Steuerung der Aktivierung einer zur Erneuerung der in Gruppen von Speicherelementen gespeicherten Information dienenden Erneuerungseinrichtung, wobei die während eines Intervalls hinsichtlich ihrer Informationen zu erneuernden Speicherelemente durch eine Speichersteuerschaltung ausgewählt werden, insbesondere unter Verwendung einer Anordnung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass das Intervall in ein erstes und ein zweites Unterintervall aufgeteilt wird, dass die Erneuerungseinrichtung (16) durch ein einzelnes Aktivierungssignal während des Intervalls aktiviert wird, dass das einzelne Aktivierungssignal während einer in dem ersten Unterintervall liegenden Periode erzeugt wird, während der das Speichermodul nicht betrieben ist, und dass das einzelne Aktivierungssignal während des zweiten Unterintervalls mit einer Beendigung eines Zugriffs zu dem Speichermodul (60) erzeugt wird, und zwar mit Beginn des zweiten Unterintervalls in dem Fall, dass die Periode des Nichtbetriebs des Speichermoduls nicht während des ersten Unterintervalls auftritt.
  18. 18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die Abgabe eines Signals an die Speichersteuerschaltung für die Auswahl einer neuen Gruppe von Speicherelementen während eines nächsten Intervalls vorgenommen wird.
  19. 19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die Erneuerungseinrichtung (16) für einen restlichen Teil des Intervalls gesperrt wird, nachdem durch die Datenzentral-
    309828/1076
    einheit (18) ein Zugriff zu der einen Gruppe von Speicherelementen (60) hergestellt ist.
  20. 20. Verfahren zur Einleitung einer Wiederherstellung physikalischer Zustände von zu Gruppen zusammengefassten nichtpermanenten Speicherelementen eines Speichermoduls, insbesondere unter Verwendung einer Anordnung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass die Wiederherstellung der physikalischen 2lEtände einer adressierten Gruppe der betreffenden Gruppen während einer freien Periode des Speichermoduls eingeleitet wird, wobei die freie Periode während eines ersten Teiles eines für die Wiederherstellung der physikalischen Zustände zugeteilten Intervalls auftritt, dass die Wiederherstellung der physikalischen Zustände der adressierten Gruppe während eines zweiten Teiles des genannten Intervalls in dem Fall eingeleitet wird, dass die freie Periode während des ersten Teiles des betreffenden Intervalls nicht verfügbar ist, dass eine neue Gruppe der Gruppen von Speicherelementen adressiert wird und dass die genannten Schritte derart wiederholt werden, dass die physikalischen Zustände sämtlicher Speicherelemente wieder_hergestellt werden, währenddessen die betreffenden physikalischen Zustände feststellbar sind.
    30982 3 /1076
DE2264166A 1971-12-29 1972-12-29 Verfahren und Schaltungsanordnung zum Steuern des Auffrischens von Speicherinformationen in Speicherelementen einer Speicheranordnung, insbesondere einer MOS-Speicheranordnung Expired DE2264166C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US21573671A 1971-12-29 1971-12-29

Publications (2)

Publication Number Publication Date
DE2264166A1 true DE2264166A1 (de) 1973-07-12
DE2264166C2 DE2264166C2 (de) 1983-03-03

Family

ID=22804170

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2264166A Expired DE2264166C2 (de) 1971-12-29 1972-12-29 Verfahren und Schaltungsanordnung zum Steuern des Auffrischens von Speicherinformationen in Speicherelementen einer Speicheranordnung, insbesondere einer MOS-Speicheranordnung

Country Status (8)

Country Link
US (1) US3760379A (de)
JP (1) JPS5734595B2 (de)
AU (1) AU472829B2 (de)
CA (1) CA985429A (de)
DE (1) DE2264166C2 (de)
FR (1) FR2166157B1 (de)
GB (1) GB1397327A (de)
NL (1) NL180056C (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2701793A1 (de) * 1976-01-22 1977-07-28 Philips Nv Speicher mit dynamischer datenspeicherung
DE3128740A1 (de) * 1980-07-25 1982-03-18 Honeywell Information Systems Inc., 02154 Waltham, Mass. Dynamisches halbleiter-speichersystem
US4403308A (en) * 1980-01-17 1983-09-06 Cii Honeywell Bull Apparatus for and method of refreshing MOS memory

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3705392A (en) * 1971-09-07 1972-12-05 Texas Instruments Inc Mos dynamic memory
US3800295A (en) * 1971-12-30 1974-03-26 Ibm Asynchronously operated memory system
US3836892A (en) * 1972-06-29 1974-09-17 Ibm D.c. stable electronic storage utilizing a.c. stable storage cell
DE2247835C3 (de) * 1972-09-29 1978-10-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Regenerieren der Speicherinhalte von MOS-Speichern und MOS-Speicher zur Durchführung dieses Verfahrens
US3846765A (en) * 1973-02-14 1974-11-05 Monolithic Syst Corp Dynamic cell semiconductor memory with interlace refresh
US4028675A (en) * 1973-05-14 1977-06-07 Hewlett-Packard Company Method and apparatus for refreshing semiconductor memories in multi-port and multi-module memory system
US3858185A (en) * 1973-07-18 1974-12-31 Intel Corp An mos dynamic memory array & refreshing system
JPS5093348A (de) * 1973-12-19 1975-07-25
IT1002272B (it) * 1973-12-27 1976-05-20 Honeywell Inf Systems Sistema di ricarica in memoria a semiconduttori
JPS50111942A (de) * 1974-02-04 1975-09-03
JPS50137442A (de) * 1974-04-19 1975-10-31
JPS50156325A (de) * 1974-06-05 1975-12-17
US3943496A (en) * 1974-09-09 1976-03-09 Rockwell International Corporation Memory clocking system
JPS5146032A (de) * 1974-10-18 1976-04-20 Fujitsu Ltd
US4084154A (en) * 1975-05-01 1978-04-11 Burroughs Corporation Charge coupled device memory system with burst mode
JPS5248441A (en) * 1975-05-28 1977-04-18 Hitachi Ltd Memory system
JPS5255337A (en) * 1975-10-31 1977-05-06 Hitachi Ltd Refresh control system
JPS5265630A (en) * 1975-11-27 1977-05-31 Nec Corp Refresh controll circuit
US4332008A (en) * 1976-03-09 1982-05-25 Zilog, Inc. Microprocessor apparatus and method
US4040122A (en) * 1976-04-07 1977-08-02 Burroughs Corporation Method and apparatus for refreshing a dynamic memory by sequential transparent readings
US4079462A (en) * 1976-05-07 1978-03-14 Intel Corporation Refreshing apparatus for MOS dynamic RAMs
JPS5345944A (en) * 1976-10-06 1978-04-25 Nec Corp Refresh control system
US4218753A (en) * 1977-02-28 1980-08-19 Data General Corporation Microcode-controlled memory refresh apparatus for a data processing system
JPS53136924A (en) * 1977-05-06 1978-11-29 Fujitsu Ltd Control system for memory device
IT1117301B (it) * 1977-05-25 1986-02-17 Olivetti & Co Spa Calcotore elettronico con dispositivo di rinfresco di una memoria operativa dinamica
JPS54107637A (en) * 1978-02-13 1979-08-23 Hitachi Ltd Control system for dynamic type semiconductor memory unit
US4366540A (en) * 1978-10-23 1982-12-28 International Business Machines Corporation Cycle control for a microprocessor with multi-speed control stores
US4292676A (en) * 1978-11-15 1981-09-29 Lockheed Electronics Co., Inc. Refresh cycle minimizer in a dynamic semiconductor memory
US4249247A (en) * 1979-01-08 1981-02-03 Ncr Corporation Refresh system for dynamic RAM memory
JPS55105891A (en) * 1979-01-30 1980-08-13 Sharp Corp Refresh system for dynamic memory
DE3009872C2 (de) * 1980-03-14 1984-05-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Regenerieren von in einem dynamischen MOS-Speicher gespeicherten Daten unter Berücksichtigung von Schreib- und Lesezyklen und Schaltungsanordnung zur Durchführung des Verfahrens
JPS55178896U (de) * 1980-04-03 1980-12-22
US4357686A (en) * 1980-09-24 1982-11-02 Sperry Corporation Hidden memory refresh
US4528665A (en) * 1983-05-04 1985-07-09 Sperry Corporation Gray code counter with error detector in a memory system
US4625296A (en) * 1984-01-17 1986-11-25 The Perkin-Elmer Corporation Memory refresh circuit with varying system transparency
JPS61126691A (ja) * 1984-11-24 1986-06-14 Fujitsu Ltd メモリのリフレツシユ回路
US4754425A (en) * 1985-10-18 1988-06-28 Gte Communication Systems Corporation Dynamic random access memory refresh circuit selectively adapted to different clock frequencies
US5130946A (en) * 1986-02-28 1992-07-14 Canon Kabushiki Kaisha Protection of data in a memory in electronic equipment
US5923829A (en) * 1994-08-25 1999-07-13 Ricoh Company, Ltd. Memory system, memory control system and image processing system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3535699A (en) * 1968-01-15 1970-10-20 Ibm Complenmentary transistor memory cell using leakage current to sustain quiescent condition
US3514765A (en) * 1969-05-23 1970-05-26 Shell Oil Co Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories
US3636528A (en) * 1969-11-14 1972-01-18 Shell Oil Co Half-bit memory cell array with nondestructive readout
US3713114A (en) * 1969-12-18 1973-01-23 Ibm Data regeneration scheme for stored charge storage cell

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Elektronik-Informationen", 1970, H. 12, S. 20, 21 *
"Microelectronics", April/Mai 1971, S. 33-44 *
Datenblatt, "AMS 6002" der Fa. Advanced Memory Systems, Oktober 1971, S. 133-143 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2701793A1 (de) * 1976-01-22 1977-07-28 Philips Nv Speicher mit dynamischer datenspeicherung
US4403308A (en) * 1980-01-17 1983-09-06 Cii Honeywell Bull Apparatus for and method of refreshing MOS memory
DE3128740A1 (de) * 1980-07-25 1982-03-18 Honeywell Information Systems Inc., 02154 Waltham, Mass. Dynamisches halbleiter-speichersystem

Also Published As

Publication number Publication date
JPS4878839A (de) 1973-10-23
FR2166157A1 (de) 1973-08-10
CA985429A (en) 1976-03-09
NL180056B (nl) 1986-07-16
NL180056C (nl) 1986-12-16
FR2166157B1 (de) 1976-06-04
AU4988772A (en) 1974-06-13
GB1397327A (en) 1975-06-11
DE2264166C2 (de) 1983-03-03
JPS5734595B2 (de) 1982-07-23
US3760379A (en) 1973-09-18
AU472829B2 (en) 1976-06-03
NL7217353A (de) 1973-07-03

Similar Documents

Publication Publication Date Title
DE2264166A1 (de) Verfahren und anordnung zur steuerung der erneuerung des inhalts von speicherelementen
EP0046499B1 (de) Schieberegister für Prüf- und Test-Zwecke
DE3300260C2 (de)
DE2457553A1 (de) Asynchroner taktgeber
DE2746064A1 (de) Datenspeicher mit auffrischung
EP0038947A2 (de) Programmierbare logische Anordnung
DE2725396C3 (de)
DE1249926B (de) Einrichtung zum Umadressieren fehlerhafter Speicherstellen eines beliebig zuganglichen Hauptspeichers in einer Datenverarbeitungsanlage
DE69816420T2 (de) Digital zu analogumwandler und verfahren zu dessen bedienung
DE2644733A1 (de) Verfahren und vorrichtung zum direkten ueberpruefen des fehlerfreien betriebs von speichern bei der sequentiellen datenverarbeitung
DE3049774T1 (de) Time sharing device for the access to a main memory connected to a single bus between a central computer and a plurality of peripheral computers
EP0224707B1 (de) Schaltungsanordnung zum selbsttätigen Überwachen mehrerer analoger elektrischer Signale
DE3505314A1 (de) Bitmusterwandler
DE2829709C2 (de) Verfahren und Anordnung zur Erzeugung zeitlich unmittelbar aufeinanderfolgender Impulszyklen
DE2942246A1 (de) Schaltungsanordnung eines elastischen speichers eines pcm-uebertragungssystems
CH657487A5 (de) Funktionsgenerator zur erzeugung einer anzahl von sich wiederholenden digitalen wellenformen.
DE3903486A1 (de) Verfahren und schaltung zur wahl einer ersatzspalte
DE2116784C3 (de) Programmgesteuerte Schrittspeicher-Vorrichtung
DE2106731A1 (de) Diagnoseeinrichtung fur elektronische Datenverarbeitungsanlagen
DE1806172A1 (de) Prioritaetsschaltung
DE2455440A1 (de) Verifizierungsanordnung
DE19501227A1 (de) DRAM-Auffrisch-Steuerungsschaltung
DE3426902A1 (de) Schaltungsanordnung zum konfigurieren von peripherieeinheiten in einer datenverarbeitungsanlage
DE2446757A1 (de) Schaltungsanordnung zur erkennung von fehlern bei der vermittlung von codierten informationen in zeitvielfachvermittlungsanlagen
DE19524874C1 (de) Verfahren zum Versetzen einer integrierten Schaltung von einer ersten in eine zweite Betriebsart

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HONEYWELL BULL INC., MINNEAPOLIS, MINN., US