SE442352B - Tidsuppdelningsanordning for access till ett huvudminne anslutet till en enda bussledning mellan en central, prioriterad dator och ett flertal programmerbara perifera datorer - Google Patents
Tidsuppdelningsanordning for access till ett huvudminne anslutet till en enda bussledning mellan en central, prioriterad dator och ett flertal programmerbara perifera datorerInfo
- Publication number
- SE442352B SE442352B SE8101979A SE8101979A SE442352B SE 442352 B SE442352 B SE 442352B SE 8101979 A SE8101979 A SE 8101979A SE 8101979 A SE8101979 A SE 8101979A SE 442352 B SE442352 B SE 442352B
- Authority
- SE
- Sweden
- Prior art keywords
- bus line
- computer
- peripheral
- computers
- access
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/366—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
Description
8101979-6 2
l5
40
en utförd anordning liksom'dénnas förbindelser med installa-
tionens olika datorer. Fig. 2 visar schematiskt och endast
delvis en föredragen utföringsform av en dylik anordning.
Med hänvisning till fig. 1 är en central dator 1 förbun-
den med ett huvudminne 2 över en bussledning 3. Även peri-
fera datorer 41, 42, 43 kan anslutas till bussledningen 3.
I figuren visas endast tre perifera datorer men det är
uppenbart att annat antal än tre kan ifrâgakomma. Inom
- exempelvis telefoniomrädet är enligt antagna normer antalet
perifera datorer sex eller färre.
De olika datorerna arbetar asynkront men det är även
möjligt att synkronisera dem medelst införande av en gemensam
klocka. g
Normalt har endast den centrala datorn 1 permanent
access till minnet 2 via bussledningen 3, under det att de
perifera datorerna 41, 42, 43 är bortkopplade från bussled-
ningen 3. När emellertid en av de perifera datorerna har be-
hov av tilltång till viktig minnesinformation, exempelvis
för informationsutbyte med en annan dator, kan tillstånd be-
gäras vid bussledningens 3 tidsuppdelningsanordning 5 så att
denna perifera dator kan inkoppla sig på bussledningen under
undvikande av alla störningar relativt den på bussledningen
cirkulerande informationen. I
I detta syfte innefattar anordningen 5 en undersöknings-
krets 6 som är dubbelriktat förbunden med de olika perifera
datorerna 41, 42, 43 dels för detektering av en eventuell
I accessförfrâgan från någon av dessa datorer, dels för fast-
ställande av ifrågavarande dators adress. _
Adressen för olika perifera datorer 41, 42, 43, liksom
information avseende önskan om bussledningsaccess 3 sänds
sålunda till beslutskretsen 7, som även mottager dels data
avseende bussledningens upptagna eller fria tillstånd via
sin dubbelriktade förbindelse med de perifera datorerna,
dels auktorisation att tilldela bussledningen till en perifer
dator å den centrala datorns 1 vägnar när den senare kan
vara bortkopplad från bussledningen 3 utan avbrytande av
någon pågående överföring med minnet 2.
När undersökningskretsen 6 detekterat utsänd begäran
.från exempelvis datorn 42 om att denna önskar förbindelse med
bussledningen 3, verifierar beslutskretsen 7 beträffande de
40
8101979-6
olika perifera datorerna ätt"buššledhingen är fri, och - om
centraldatorn 1 ej behöver tillgång till minnet 2 - ger den
datorn 42 tillstånd att förbinda sig med bussledningen 3 samt
beordrar alla övriga datorer att bortkoppla sig från bussled-
ningen om de ej redan är detta. Undersökningskretsen 6 fort-
sätter sitt arbete, och när detektering sker av att den
perifera datorns 42 iansprâktagande av bussledningen 3 upp-
hör, får den centrala datorn 1 på nytt access till minnet 2
via bussledningen 3.
Såsom kan konstateras är cykelaccessen till minnet 2
asynkron, och endast vissa betjäningssignaler måste vara
synkroniserade till följd av kompatibilitetsorsaker mellan
de olika datorerna.
Överföring av ett meddelande från en dator till en annan
uppnås med hjälp av en skrivcykel i minnet 2 utförd av den
sändande datorn, följd av en läscykel i minnet 2 utförd av
den mottagande datorn; de förbindningar som erfordras för att
informera den mottagande datorn om att den kan utföra en
läscykel i minnet 2 visas ej i figuren eftersom de ej utgör
del av föreliggande uppfinning. _
En föredragen utföringsform av anordningen 5 visas del-
vis i fig. 2, där element motsvarande de i fig. 1 erhållit
samma hänvisningsbeteckningar. _
Undersökningskretsen 6 innefattar i huvudsak en cyklisk
räknare 61, en multiplexor 62 och en vippa 63.
Multiplexorn 62 har sina ingångar anslutna till de olika
lperifera datorerna 41, 42, 43; de styrs med hjälp av den
cykliska räknaren.61, vars cykelperiod beror på det antal
perifera datorer som skall kunna anslutas till bussledningen
3. Vid ett utföringsexempel uppgår tiden för multiplexorns
'förbindning med varje ingångsledning till 200 ns.
När detektering skett om begäran utsänd från en av de
perifera datorerna 41, 42, 43 om anslutning till bussled-
ningen, förändrar vippan 63 sitt tillstànd och spärrar räk-
naren 61 vid adressen för den perifera dator som utsänt
nämnda begäran. _ '
Beslutskretsen 7 mottager således information via vippan
63. Tillstånd om inkoppling på bussledningen ges således i
form av en enkel signal från det att bussledningen är ledig,
varvid detta tillstånd således sänds till den dator som indi-
8101979-6' .
io
Q
_ keras av undersökningskrefšefis'6 éykiisïa räknare 61.
Sedan tiiistândet avgivits återgår vippan 63 tiiï sitt
begynneisetiiistånd, och den cykiiskairäknaren 61 träder
åter i funktion.
¶ Trots att endast en utföringsform beskrivits ovan, är
det uppenbart att aT1a av fackmannen vidtagbara modifiering-
ar fáiier inom uppfinningens ram. _
Exempeivis kan vissa datorer tiiideias en accesspriori-
tet till bussiedningen 3 genom enkei modifiering med avseende
pâ undersökningskretsen 6. Vidare kan en övervakningskrets
införas för att begränsa varje perifer dators accesstid tiii
huvudminnet.
Claims (2)
1. Tidsuppdelningsanordning för access till ett huvudminne (2) anslutet till en enda bussledning (3) mellan en central, prio- riterad dator (1) och ett flertal programmerbara perifera datorer (H1,H2,u3), k ä n n e t e c k n a d av att anordningen innefattar dels en undersökningskrets (6), som medger detektering av att en perifer dator (H1,H2,H3) begärt att bli inkopplad på bussledningen (3) för att därigenom vinna access till huvudminnet (2), och dels en beslutskrets (7) som ger nämnda perifera dator tillstånd att in- koppla sig på bussledningen när fri access råder och som beordrar alla övriga perifera datorer att bortkoppla sig från bussledningen; och av att undersökningskretsen (6) är dubbelriktat förbunden med de olika perifera datorerna (41,42,H3) och med beslutskretsen (7), vilken senare även är dubbelriktat förbunden med de olika perifera datorerna (H1,H2,U3) och med den centrala datorn (1).
2. Anordning enligt kravet 1, k ä n n e t e c k n a d av att undersökningskretsen (6) innefattar en cyklisk räknare (61), en multiplexor (62) och en vippa (63); att multiplexorn (62) är styrd av den cykliska räknaren (61), vars cykeltid beror på antalet till bussledningen (3) anslutbara perifera datorer (H1,H2,H3) och har si- na ingångar förbundna med de perifera datorerna (U1,ä2,H3) och sin utgång med vippen (53) i och för stoppande av räknaren (61) på adressen för den perifera dator som begärt inkoppling på bussledningen (3); samt att vippans (63) utgång är förbunden med ingången på be- slutskretsen (7), vars ena utgång är förbunden dels med en ingång på vippan (63) i och för återställning av denna till sitt begynnelse- tillstånd, dels med styrklämman på räknaren (61) i och för återstart av denna efter det att tillstånd till inkoppling på bussledningen (3) givits av beslutskretsn (7).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7919505A FR2462745B1 (fr) | 1979-07-30 | 1979-07-30 | Dispositif de partage temporel de l'acces a une memoire connectee a un bus unique entre un calculateur central et une pluralite de calculateurs peripheriques |
Publications (2)
Publication Number | Publication Date |
---|---|
SE8101979L SE8101979L (sv) | 1981-03-27 |
SE442352B true SE442352B (sv) | 1985-12-16 |
Family
ID=9228411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8101979A SE442352B (sv) | 1979-07-30 | 1981-03-27 | Tidsuppdelningsanordning for access till ett huvudminne anslutet till en enda bussledning mellan en central, prioriterad dator och ett flertal programmerbara perifera datorer |
Country Status (25)
Country | Link |
---|---|
US (1) | US4611275A (sv) |
JP (1) | JPS56500946A (sv) |
AR (1) | AR228432A1 (sv) |
AT (1) | AT385605B (sv) |
AU (1) | AU544135B2 (sv) |
BE (1) | BE884502A (sv) |
BR (1) | BR8008770A (sv) |
CA (1) | CA1172769A (sv) |
CH (1) | CH640646A5 (sv) |
DD (1) | DD152436A5 (sv) |
DE (1) | DE3049774T1 (sv) |
ES (1) | ES8104879A1 (sv) |
FR (1) | FR2462745B1 (sv) |
GB (1) | GB2070826B (sv) |
HK (1) | HK2685A (sv) |
IT (1) | IT1129026B (sv) |
LU (1) | LU82660A1 (sv) |
MA (1) | MA18914A1 (sv) |
MX (1) | MX147199A (sv) |
NL (1) | NL8020243A (sv) |
OA (1) | OA06591A (sv) |
SE (1) | SE442352B (sv) |
SG (1) | SG55084G (sv) |
WO (1) | WO1981000468A1 (sv) |
ZA (1) | ZA804217B (sv) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4574350A (en) * | 1982-05-19 | 1986-03-04 | At&T Bell Laboratories | Shared resource locking apparatus |
GB2123189B (en) * | 1982-06-05 | 1987-06-10 | British Aerospace | Communication between computers |
GB2170624B (en) * | 1982-06-05 | 1987-06-10 | British Aerospace | Communication between computers |
US4484273A (en) * | 1982-09-03 | 1984-11-20 | Sequoia Systems, Inc. | Modular computer system |
US4831358A (en) * | 1982-12-21 | 1989-05-16 | Texas Instruments Incorporated | Communications system employing control line minimization |
US4868742A (en) * | 1984-06-20 | 1989-09-19 | Convex Computer Corporation | Input/output bus for system which generates a new header parcel when an interrupted data block transfer between a computer and peripherals is resumed |
JPS61166668A (ja) * | 1985-01-19 | 1986-07-28 | Panafacom Ltd | 多重プロセツサ制御方式 |
US4918598A (en) * | 1985-08-14 | 1990-04-17 | Apple Computer, Inc. | Method for selectively activating and deactivating devices having same first address and different extended addresses |
US4875158A (en) * | 1985-08-14 | 1989-10-17 | Apple Computer, Inc. | Method for requesting service by a device which generates a service request signal successively until it is serviced |
US4912627A (en) * | 1985-08-14 | 1990-03-27 | Apple Computer, Inc. | Method for storing a second number as a command address of a first peripheral device and a third number as a command address of a second peripheral device |
US4910655A (en) * | 1985-08-14 | 1990-03-20 | Apple Computer, Inc. | Apparatus for transferring signals and data under the control of a host computer |
JP2749819B2 (ja) * | 1987-10-26 | 1998-05-13 | 松下電工株式会社 | 共有メモリ制御方式 |
US5293493A (en) * | 1989-10-27 | 1994-03-08 | International Business Machines Corporation | Preemption control for central processor with cache |
FR2654531A1 (fr) * | 1989-11-13 | 1991-05-17 | Diatech France Sarl | Dispositif d'interconnection sur le meme bus de plusieurs microprocesseurs 16 bits. |
FR2664772A1 (fr) * | 1990-07-13 | 1992-01-17 | Thomson Csf | Reseau local d'intercommunication de modules de traitement de donnees. |
SE9203016L (sv) * | 1992-10-14 | 1994-04-15 | Ericsson Telefon Ab L M | Signalbehandlingssystem med delat dataminne |
JP3615409B2 (ja) * | 1999-01-29 | 2005-02-02 | 沖電気工業株式会社 | パケット通信装置 |
US6374319B1 (en) | 1999-06-22 | 2002-04-16 | Philips Electronics North America Corporation | Flag-controlled arbitration of requesting agents |
US6675268B1 (en) * | 2000-12-11 | 2004-01-06 | Lsi Logic Corporation | Method and apparatus for handling transfers of data volumes between controllers in a storage environment having multiple paths to the data volumes |
CN100354849C (zh) * | 2004-05-14 | 2007-12-12 | 凌阳科技股份有限公司 | 加强型可扩充分时总线架构 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB904334A (en) * | 1959-02-04 | 1962-08-29 | Int Computers & Tabulators Ltd | Improvements in or relating to data handling equipment |
US3289168A (en) * | 1962-07-31 | 1966-11-29 | Ibm | Interrupt control system |
US3629854A (en) * | 1969-07-22 | 1971-12-21 | Burroughs Corp | Modular multiprocessor system with recirculating priority |
FR2273317B1 (sv) * | 1974-05-28 | 1976-10-15 | Philips Electrologica | |
US3959775A (en) * | 1974-08-05 | 1976-05-25 | Gte Automatic Electric Laboratories Incorporated | Multiprocessing system implemented with microprocessors |
NL7411989A (nl) * | 1974-09-10 | 1976-03-12 | Philips Nv | Computersysteem met busstruktuur. |
US4034347A (en) * | 1975-08-08 | 1977-07-05 | Bell Telephone Laboratories, Incorporated | Method and apparatus for controlling a multiprocessor system |
JPS5837585B2 (ja) * | 1975-09-30 | 1983-08-17 | 株式会社東芝 | ケイサンキソウチ |
JPS5812611B2 (ja) * | 1975-10-15 | 1983-03-09 | 株式会社東芝 | デ−タテンソウセイギヨホウシキ |
DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
JPS5296836A (en) * | 1976-02-10 | 1977-08-15 | Toshiba Corp | Multiplex data processing system |
US4104720A (en) * | 1976-11-29 | 1978-08-01 | Data General Corporation | CPU/Parallel processor interface with microcode extension |
US4128876A (en) * | 1977-04-28 | 1978-12-05 | International Business Machines Corporation | Synchronous microcode generated interface for system of microcoded data processors |
-
1979
- 1979-07-30 FR FR7919505A patent/FR2462745B1/fr not_active Expired
-
1980
- 1980-07-10 WO PCT/FR1980/000117 patent/WO1981000468A1/fr active Application Filing
- 1980-07-10 DE DE803049774T patent/DE3049774T1/de active Granted
- 1980-07-10 NL NL8020243A patent/NL8020243A/nl not_active Application Discontinuation
- 1980-07-10 CH CH199781A patent/CH640646A5/fr not_active IP Right Cessation
- 1980-07-10 AT AT0907980A patent/AT385605B/de not_active IP Right Cessation
- 1980-07-10 AU AU60575/80A patent/AU544135B2/en not_active Ceased
- 1980-07-10 GB GB8109659A patent/GB2070826B/en not_active Expired
- 1980-07-10 BR BR8008770A patent/BR8008770A/pt unknown
- 1980-07-10 JP JP50147580A patent/JPS56500946A/ja active Pending
- 1980-07-14 ZA ZA00804217A patent/ZA804217B/xx unknown
- 1980-07-15 IT IT49247/80A patent/IT1129026B/it active
- 1980-07-16 CA CA000356294A patent/CA1172769A/fr not_active Expired
- 1980-07-16 ES ES493412A patent/ES8104879A1/es not_active Expired
- 1980-07-21 MA MA19114A patent/MA18914A1/fr unknown
- 1980-07-24 MX MX183287A patent/MX147199A/es unknown
- 1980-07-27 DD DD80222944A patent/DD152436A5/de unknown
- 1980-07-28 LU LU82660A patent/LU82660A1/fr unknown
- 1980-07-28 BE BE1/9907A patent/BE884502A/fr not_active IP Right Cessation
- 1980-07-29 OA OA57186A patent/OA06591A/xx unknown
- 1980-07-30 AR AR281985A patent/AR228432A1/es active
-
1981
- 1981-03-27 SE SE8101979A patent/SE442352B/sv not_active Application Discontinuation
-
1984
- 1984-02-21 US US06/581,813 patent/US4611275A/en not_active Expired - Fee Related
- 1984-08-06 SG SG55084A patent/SG55084G/en unknown
-
1985
- 1985-01-10 HK HK26/85A patent/HK2685A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
SG55084G (en) | 1985-03-08 |
WO1981000468A1 (fr) | 1981-02-19 |
MA18914A1 (fr) | 1981-04-01 |
IT1129026B (it) | 1986-06-04 |
FR2462745B1 (fr) | 1986-01-03 |
ZA804217B (en) | 1981-07-29 |
FR2462745A1 (fr) | 1981-02-13 |
GB2070826A (en) | 1981-09-09 |
DE3049774T1 (de) | 1982-02-25 |
AU6057580A (en) | 1981-03-03 |
AT385605B (de) | 1988-04-25 |
ATA907980A (de) | 1987-09-15 |
AR228432A1 (es) | 1983-03-15 |
BR8008770A (pt) | 1981-05-26 |
NL8020243A (nl) | 1981-06-16 |
OA06591A (fr) | 1981-08-31 |
CH640646A5 (fr) | 1984-01-13 |
DD152436A5 (de) | 1981-11-25 |
JPS56500946A (sv) | 1981-07-09 |
BE884502A (fr) | 1980-11-17 |
ES493412A0 (es) | 1981-05-16 |
US4611275A (en) | 1986-09-09 |
MX147199A (es) | 1982-10-20 |
CA1172769A (fr) | 1984-08-14 |
SE8101979L (sv) | 1981-03-27 |
LU82660A1 (fr) | 1980-10-24 |
IT8049247A0 (it) | 1980-07-15 |
GB2070826B (en) | 1984-05-16 |
DE3049774C2 (sv) | 1988-09-01 |
HK2685A (en) | 1985-01-18 |
AU544135B2 (en) | 1985-05-16 |
ES8104879A1 (es) | 1981-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE442352B (sv) | Tidsuppdelningsanordning for access till ett huvudminne anslutet till en enda bussledning mellan en central, prioriterad dator och ett flertal programmerbara perifera datorer | |
US4038644A (en) | Destination selection apparatus for a bus oriented computer system | |
SE450055B (sv) | Anleggning for att tilldela access till en behovsdelad anleggningsdel | |
SE447172B (sv) | Dataenhet for anslutning till en systembuss i ett databehandlingssystem | |
US4282572A (en) | Multiprocessor memory access system | |
KR960038633A (ko) | 버스중재시스템, 버스중재회로, 버스중재방법 및 데이타 전송방법 | |
GB1365838A (en) | Data handling system | |
GB2123189A (en) | Communication between computers | |
GB1568474A (en) | Data processing apparatus | |
US4542501A (en) | Interface for managing information exchanges on a communications bus | |
US3680054A (en) | Input/output channel | |
US5471588A (en) | Technique and circuit for providing two or more processors with time multiplexed access to a shared system resource | |
US6526535B1 (en) | Synchronous data adaptor | |
KR100209458B1 (ko) | 복수개의 동일한 유닛을 관리하는 방법과 회로장치 및 스위치소자 | |
JPH11167560A (ja) | データ転送システム、このシステムに用いるスイッチング回路、アダプタ及びこのシステムを有する集積回路並びにデータ転送方法 | |
US4713793A (en) | Circuit for CCIS data transfer between a CPU and a plurality of terminal equipment controllers | |
AU559558B2 (en) | I/o channel bus | |
SU1702381A1 (ru) | Устройство дл межмашинного обмена информацией | |
SU1302289A1 (ru) | Устройство дл сопр жени ЭВМ с абонентами | |
JPH0562384B2 (sv) | ||
RU1783531C (ru) | Устройство дл сопр жени цифровых вычислительных машин | |
JPS6080338A (ja) | バス監視回路 | |
SU1280645A1 (ru) | Устройство дл сопр жени многоблочной пам ти с процессором и вводно-выводными устройствами | |
SU479104A1 (ru) | Устройство обмена вычислительной машины | |
KR940009703B1 (ko) | 다중 프로세서 시스템의 버스 중재 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |
Ref document number: 8101979-6 Effective date: 19910211 Format of ref document f/p: F |
|
NAV | Patent application has lapsed |
Ref document number: 8000117-5 Format of ref document f/p: F |