SU479104A1 - Устройство обмена вычислительной машины - Google Patents

Устройство обмена вычислительной машины

Info

Publication number
SU479104A1
SU479104A1 SU1854584A SU1854584A SU479104A1 SU 479104 A1 SU479104 A1 SU 479104A1 SU 1854584 A SU1854584 A SU 1854584A SU 1854584 A SU1854584 A SU 1854584A SU 479104 A1 SU479104 A1 SU 479104A1
Authority
SU
USSR - Soviet Union
Prior art keywords
exchange
registers
output
input
outputs
Prior art date
Application number
SU1854584A
Other languages
English (en)
Inventor
Марина Николаевна Белова
Михаил Дмитриевич Корнев
Владислав Николаевич Лукашов
Original Assignee
Предприятие П/Я Р-6052
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6052 filed Critical Предприятие П/Я Р-6052
Priority to SU1854584A priority Critical patent/SU479104A1/ru
Application granted granted Critical
Publication of SU479104A1 publication Critical patent/SU479104A1/ru

Links

Landscapes

  • Exchange Systems With Centralized Control (AREA)

Description

Изобретение относитс  к вычислительной технике, в частности к устройствам управлени  обменом информацией между онератнвной пам тью вычислительной машины и внешними устройствами. Известно устройство обмена вычислительной машины, содержаш:ее блок св зи и каналы обмена, содержащие регистры ввода, вывода, текущего и конечного адресов, триггер режима работы, счетчик данных, схему фиксации конца обмена и триггер пословных запросов, первый выход которого соединен с управл ющим входом регистра ввода и первыми входами триггера режима работы ,и регистра текущего адреса, вторым входом соединенного с первым выходом счетчика данных, второй выход которого соединен с одвим входом схемы фиксации конца обмена, другим входом соединенной с первым выходом регистра конечного адреса, вход счетчика данных соединен с первым выходом регистра текущего адреса, второй выход которого и первый выход триггера режима работы соединены с управл ющим входом блока св зи, причем первые информационные вход и выход блока св зи соединены соответственно с ннформадионными выходами регистров ввода и входами регистров вывода, вход триггера пословных запросов, информационные входы регистров ввода, второй информационный вход блока св зи соединены с соответствующими входам,и устройства , выходы которого соединены соответственно с выходами регистров вывода, с вторым информационным выходом блока св зи, с вторыми выходами триггера пословных запросов и выходами схем фиксации конца обмена. При наличии в устройстве обмена нескольких мультиплексных и/или селекторных каналов обмена используютс  индивидуальные блоки программного управлени  в каждом канале , предназначенные дл  осуществлени  функций 1ПО организации начала обмена информацией между оперативной пам тью вычислительной мащины и внещними устройствами , конца или приостановки обмена, контрол  состо ни  и диагностики канала обмена или внешних устройств. Цель изобретенн  - сокращение оборудовани  зстройства обмена. Это достигаетс  тем, что предлагаемое устройство содержит общий дл  всех каналов блок управлени , первый вход которого соединен с вторыми выходами триггеров работы и регистров конечных адресов, с третьими выходами регистров текущих адресов, а входы регистров конечных адресов, вторые входы триггеров режима работы и третьи входы регистров текущих адресов соединены с первым выходом блока управлени , вторые
вход и выход которого соединены с соответствующими входом и выходом устройства.
На чертеже приведена блок-схема предлагаемого устройСтва.
Устройство обмена вычислительной машины содержит блок 1 угаравлени , каналы 2 и 3 обмена, регистры 4, 5 и 6 текущих адресов, регистры 7, 8 и 9 конечных адресов, триггеры 10, 11 и 12 режима работы, счетчики 13 и 14 данных, схемы 15 и 16 фиксации конца обмена , регистр 17 и триггер 18 пословных запросов , схему 19 приоритета, регистры 20 и 21 ввода данных, регистры 22 и 23 вывода данных , блок 24 св зи.
Устройство обмена подключено к центральному вычислителю 25, к блокам 26, 27 и 28 сопр жени  с внешними устройствами, к оперативной пам ти 29.
Блок 1 управлени  служит дл  обеспечени  каналов 2 и 3 обмена в режиме программного управлени . Входы и выходы устройства подсоединены к центральному вычислителю 25, к регистрам 4, 5 и 6 текущих адресов , регистрам 7, 8 и 9 конечных адресов и к триггерам 10, 11 и 12 режима работы.
Каналы 2 и 3 обмена (дл  примера на чертеже изображен один мультиплексный 2 и один селекторный 3 каналы обмена, причем дл  мультиплексного канала показано оборудование двух (подканалов, каждое из которых обслуживает в данном примере по одному внешнему устройству) служат дл  обеспечени  независимого от центрального вычислител  25 выполнени  режима обмена информацией между внешними устройствами и оперативной пам тью 29. При этом мультиплексный «анал 2 может обслуживать в общем случае т внешних устройств, подключаемых к подканалам через блоки 26 и 27 сопр жени , а селекторный канал 3 - одно внешнее устройство , подключаемое через блок 28 сопр жени . Входы и выходы каналов обмена 2 и 3 соединены с блоками 26, 27 и 28 сопр жени , с .блоком 24 св зи.
Регистры 4, 5 и 6 текущих адресов служат дл  хранени  текущих адресов, указывающих адрес обращени  к оперативной пам ти 29.
Количество регистров текущих адресов, конечных адресов и триггеров режима работы в каждом канале обмена соответствует числу подключенных « каналу обмена блоков сопр жени . Входы и выходы регистров 4, 5 и 6 текущих адресов соединены с блоком 1 управлени , счетчиками 13 и 14 данных. Кроме того , входы регистров 4 и 5 соединены со схемой 19 приоритета, выходы регистров 4, 5 и 6 текущих адресов - с блоком 24 св зи.
Регистры 7, 8 и 9 конечных адресов служат дл  хранени  конечных адресов оперативной пам ти 29 при передаче массивов информации. Выходы и входы регистров 7, 8 и 9 конечных адресов соединены с блоком 1 управлени , помимо этого выходы этих регистров соединены со схемами 15 и 16 фиксации конца обмена .
Триггеры 10, 11 и 12 режима работы определ ют направление обмена при работе каналов 2 и 3 в режиме обмена информацией. Входы и выходы триггеров 10, 11 и 12 режима работы присоединены к блоку 1 управлени , кроме того, выходы этих триггеров св заны с блоком 24 св зи.
Счетчики 13 и 14 данных служат дл  изменени  текущих адресов в заданном режиме. Входы и выходы их подключены к регистрам 4, 5 и 6 текущих адресов, выходы - к схемам 15 и 16 фиксации конца обмена. Эти схемы определ ют окончание передачи данных между любым из внешних устройств и оперативной пам тью 29. Входы схем подсоединены к счетчикам 13 и 14 данных и к регистрам 7, 8 и 9 конечных адресов, выходы - к центральному вычислителю 25.
Регистр 17 и триггер 18 пословных запросов служат дл  приема запросов, поступивших с блоков 26, 27 и 28 сопр жени . Выходы регистра 17 подключены к схеме 19 приоритета, котора  определ ет старший по приоритету запрос из числа поступивших. Выходы схемы 19 приоритета соединены с регистрами 4 и 5 текущих адресов, с триггерами 10 и 11 режима работы, с регистром 20 ввода данных.
Регистры 20 и 21 ввода данных принимают
информацию, поступающую от блоков 26, 27
и 28 сопр жени  с внешними устройствами.
Выходы регистров ввода данных подключены
к блоку 24 св зи.
Регистры 22 и 23 вывода данных служат дл  выдачи информации внешним устройствам через блоки 26, 27 и 28 сопр жени . Входы регистров соединены с блоком 24 св зи.
Блок 24 св зи предназначен дл  организации обращени  к оперативной пам ти 29. Он подключен к регистрам 20 и 21 ввода данных, регистрам 22 и 23 вывода данных, к регистрам 4, 5 и 6 текущих адресов, к триггерам 10, 11 и 12 режима работы и к оперативной пам ти 29.
Устройство обмена вычислительной машины работает следующим образом.
Установление св- зи между оперативной пам тью и внешними .устройствами производитс  центральным вычислителем 25 в режиме программного управлени  посредством команды «Обращение к устройству обмена. В адресной части данной команды указываетс  адрес внешнего устройства, с которым требуетс  организовать обмен, и код канальной команды, по Которому блок 1 управлени  выполн ет соответствующую микропрограмму.
Основными типами микропрограмм  вл ютс  следующие: «Загрузить, «Разгрузить,
«Сн ть состо ние канала обмена, «Передать управл ющее слово, «Остановить, «Сн ть состо ние внещнего устройства. Блок 1 управлени  организует вьвдолнение микропрограмм самосто тельно, без участи  центрального вычислител  25, который после выдачи
команды «Обращение к устройству обмена продолжает работу по своей программе.
Например, выполнение микропрограммы «Загрузить происходит следующим образом. В соответствии с указанным в команде номером внешнего устройства на один из регистров 4, 5 и 6 текущих адресов и на один из регистров 7, 8 и 9 конечных адресов заноситс  значение адресов оперативной пам ти, согласно размеру массива, который должен быть передан в режиме обмена данными; один из триггеров 10, 11 и 12 режима работы устанавливаетс  в состо ние, определ ющее направление обмена - запись или чтение данных из оперативной пам ти 29; требуемому внещнему устройству выдаетс  управл ющее слово, содержащее приказ о начале режима обмена данными. После этого канал 2 (или 3) начинает самосто тельно осуществл ть выполнение режима обмена данными с заданным внещним устройством, а блок 1 управлени  прИ наличии следующей команды обращени  центрального вычислител  25 может приступить к выполнению микропрограммы в соответствии с указанным кодом канальной команды и адресом внещнего устройства.
Режим обмена данными организуетс  по принципу «Запрос-Ответ.
В ответ на выданное унравл ющее слово канал 2 (или 3) обмена получает от соответствующего блока 26, 27 и 28 сопр жени  с внещними устройствами сигнал пословного запроса и в случае записи данных в оперативную пам ть - первое информационное слово . Если в режиме обмена данными через мультиплексный канал 2 работают несколько устройств, обслуживаемых разными подканалами обмена, пословные запросы, поступивщне с этих устройств на регистр 17 пословных запросов, анализируютс  схемой 19 приоритета , котора  вырабатывает сигнал обращени  к блоку 24 св зи старщего по приоритету запроса . Обращение к оперативной пам ти 29 осуществл етс  по адресу, записанному в соответствующем регистре 4 или 5 текущих адресов . Как только блок 24 св зи определит, что поступивший сигнал обращени  может быть обслужен, значение данного адреса увеличиваетс  на выбранный щаг с помощью счетчика 13 данных, а регистр 17 пословных запросов в цел х сокращени  времени обслуживани  запроса, не дожида сь окончани  процесса записи или чтени  чисел, формирует и выдает в соответствующий блок 26 (или 27) сопр жени  с внещними устройствами сигнал разрещени  пословного обмена, «оторый позвол ет блоку 26 (или 27) сопр жени  выдавать следующий пословный запрос дл  записи
или чтени  нового слова данных. Обмен данными ведетс  независимо от центрального вычислител  25. Режим обмена данными с указанным внешним устройством продолжаетс 
до тех пор, пока значени  текущих и конечных адресов не станут равными, что фиксирует соответствующа  схема фиксации окончани  обмена, котора  вырабатывает сигнал прерывани , поступающий в центральный вычислигель 25.
Предмет изобретени 
Устройство обмена вычислительной мащины , содержащее блок св зи и каналы обмена, содержащие регистры ввода, вывода текущего и конечного адресов, триггер режима работы , счетчик данных, схему фиксации конца
обмена и триггер пословных запросов, первый выход которого соединен с управл ющим входом регистра ввода н первыми входами триггера режима работы и регистра текущего адреса , вторым входом соединенного с первым
выходом счетчика данных, второй выход которого соединен с одним входом схемы фиксации конца обмена, другим входом соединенной с первым выходом регистра конечного адреса, вход счетчика данных соединен с первым выходом регистра текущего адреса, второй выход которого и первый выход триггера рел-сима работы соединены с управл ющим входом блока св зи, причем первые информационные вход и выход блока св зи соединены соответственно с информационными выходами регистров ввода и входами регистров вывода, вход триггера пословных запросов, информационные входы регистров ввода, второй информационный вход блока св зи соединены с соответствующими входами устройства, выходы которого соединены соответственно с выходами регистров вывода, с вторым информационным выходом блока св зи, с вторыми выходами триггера пословных запросов и выходами схем фиксации конца обмена, отличающеес  тем, что, с целью сокращени  оборудовани , оно содержит общий дл  всех каналов блок управлени , первый вход которого соединен с вторыми выходами триггеров режима работы и регистров конечных адресов, с третьими выходами регистров текущих адресов , а входы регистров конечных адресов, вторые входы триггеров режима работы и третьи входы регистров текущих адресов соединены с первым выходом блока управлени , вторые вход и выход которого соединены с соответствующими входом и выходом устройства .
I
SU1854584A 1972-11-30 1972-11-30 Устройство обмена вычислительной машины SU479104A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1854584A SU479104A1 (ru) 1972-11-30 1972-11-30 Устройство обмена вычислительной машины

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1854584A SU479104A1 (ru) 1972-11-30 1972-11-30 Устройство обмена вычислительной машины

Publications (1)

Publication Number Publication Date
SU479104A1 true SU479104A1 (ru) 1975-07-30

Family

ID=20534361

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1854584A SU479104A1 (ru) 1972-11-30 1972-11-30 Устройство обмена вычислительной машины

Country Status (1)

Country Link
SU (1) SU479104A1 (ru)

Similar Documents

Publication Publication Date Title
US3766526A (en) Multi-microprogrammed input-output processor
US3728693A (en) Programmatically controlled interrupt system for controlling input/output operations in a digital computer
GB2089076A (en) Data proccessing system
GB1172494A (en) Improvements in and relating to digital computer systems
US3680054A (en) Input/output channel
US3703707A (en) Dual clock memory access control
US3646519A (en) Method and apparatus for testing logic functions in a multiline data communication system
SU479104A1 (ru) Устройство обмена вычислительной машины
GB1087576A (en) Communications accumulation and distribution
US3544965A (en) Data processing system
US3729716A (en) Input/output channel
SU962905A1 (ru) Устройство дл сопр жени электронных вычислительных машин
SU1695313A1 (ru) Устройство внешних каналов
SU1290330A2 (ru) Вычислительна система
SU506017A1 (ru) Устройство дл обмена данными
SU723559A1 (ru) Мультиплексный канал
SU503231A1 (ru) Устройство обмена
SU1702381A1 (ru) Устройство дл межмашинного обмена информацией
SU940151A1 (ru) Устройство обмена информацией
SU860044A2 (ru) Мультиплексный канал
SU552603A1 (ru) Устройство дл сопр жени внешних устройств с каналом ввода-вывода
SU1182534A1 (ru) Устройство для сопряжения процессора с внешними абонентами
JPS598845B2 (ja) チヤンネル制御方式
SU868744A1 (ru) Мультиплексный канал
SU972494A1 (ru) Устройство дл управлени вводом-выводом информации