SU1695313A1 - Устройство внешних каналов - Google Patents

Устройство внешних каналов Download PDF

Info

Publication number
SU1695313A1
SU1695313A1 SU884651616A SU4651616A SU1695313A1 SU 1695313 A1 SU1695313 A1 SU 1695313A1 SU 884651616 A SU884651616 A SU 884651616A SU 4651616 A SU4651616 A SU 4651616A SU 1695313 A1 SU1695313 A1 SU 1695313A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
output
outputs
register
control
Prior art date
Application number
SU884651616A
Other languages
English (en)
Inventor
Марк Валерианович Тяпкин
Вячеслав Федорович Ерошенков
Зинаида Ивановна Насонова
Юрий Евгеньевич Урусов
Original Assignee
Предприятие П/Я А-3162
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3162 filed Critical Предприятие П/Я А-3162
Priority to SU884651616A priority Critical patent/SU1695313A1/ru
Application granted granted Critical
Publication of SU1695313A1 publication Critical patent/SU1695313A1/ru

Links

Landscapes

  • Communication Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  обмена информацией между оперативной пам тью процессора, имеющей один путь доступа, и периферийными устройствами. Цель изобретени  - повышение быстродействи  устройства. Цель достигаетс  тем, что в устройство, содержащее блок регистров сопр жени  с оперативной пам тью, блок управлени , блок приоритета, блок местной пам ти, группу блоков р егистров сопр жени  с быстрыми каналами, группу блоков регистров сопр жени  с медленными каналами и блок модификации, введены блок регистров сопр жени  с арифметическим устройством, блок сдвигового регистра, группу узла управлени  быстрыми каналами и группу узлов управлени  медленными каналами . По сравнению с известным байт- мультиплексным каналом блок управлени  и узлы управлени  быстрыми и медленными каналами выполнены аппаратно. Использование предлагаемого устройства внешних каналов позвол ет подключать внешние устройства, имеющие скорость обмена до 15 Мбайт/с. 2 з.п. ф-лы, 15 ил. и

Description

Изобретение относитс  к вычислительной технике, в частности к системам обмена информацией между периферийными устройствами и оперативным запоминающим устройством (ОЗУ) ЦВМ, и может быть использовано в системах обмена данными, имеющих один путь доступа к ОЗУ.
Цель изобретени  - повышение быстродействи  устройства,
На фиг.1 изображена блок схема уст- ройсвта; на фиг.2 - блок управлени ; на фиг.З - блок регистров сопр жени  с оперативной пам тью (ОП); на фиг.4 - блок местной пам ти; на фиг.5 - блок сдвигового регистра; на фиг.6 - блок приоритета; на фиг.7 - узел приоритета быстрых каналов; на фиг.8 - узел приоритета обращение к ОП;
на фиг.9 - узел приоритета медленных каналов; на фиг.10 - блок модификации; на фиг.11 - узел управлени  быстрыми каналами; на фиг. 12 - блок регистров сопр жени  с быстрыми каналами; на фиг. 13 - узел управлени  медленными каналами; на фиг. 14 - блок регистров сопр жени  с медленными каналами; на фиг. 15-блок регистров сопр жени  с арифметическим устройством (АУ).
I Приведенные блок-схемы устройств реализованы дл  случаев 4 быстрых и 8 медленных каналов.
Устройство содержит (фиг.1) блок 1 регистров сопр жени  с арифметическим устройством (АУ), блок 2 регистров сопр жени  с оперативной пам тью (ОП), блок 3 управлени , блок 4 местной пам ти (МПК), блок 5
сь о
ел
W
с
сдвигового регистра, блок 6 приоритета, блок 7 модификации, узлы 8 управлени  быстрыми каналами группы, блоки 9 регистров сопр жени  с быстрыми каналами группы, узлы 10 управлени  медленными каналами, блоки 11 регистров сопр жени  с медленными каналами.
Устройство имеет шину 12 запроса на обмен информацией с арифметическим устройством (АУ), шину 13 данных, шину 14 запросов обмена с оперативной пам тью (ОП), адресно-информационную шину 15, выходы 16 сигналов прерывани  узлов 8 управлени  быстрыми каналами, выходы 17 сигналов прерывани  узлов 10 управлени  медленными каналами, интерфейсные входы-выходы 18 быстрых каналов, интерфейсные входы-выходы 19 медленных каналов. На фиг.1 показаны линии 20-77 св зей между блоками.
Блок 3 управлени  (фиг,2) содержит первую группу элементов ИЛИ 78, мультиплексор 79 адреса, первый шифратор 80 управл ющих сигналов, второй шифратор 81 управл ющих сигналов, вторую группу элементов ИЛИ 82, регистр 83 тактов операций , регистр 84 кода операций, регистр 85 адреса, дешифратор 86 кода операций, третий шифратор 87 управл ющих сигналов, четвертый шифратор 88 управл ющих сигналов , счетчики 89 состо ний быстрых каналов , шифратор 90 запросов быстрых каналов.
Блок 2 регистра сопр жени  с ОП (фиг.З) содержит сдвиговый регистр 91, регистр 92 хранени  адреса местной пам ти, триггер 93 блокировки обращени  к ОП, триггер 94 чтени  оперативной пам ти, триггер 95 запроса к ОП, триггер 96 признака записи-чтени  ОП, регистр 97 адреса ОП, регистр 98 записи данных, регистр 99 считывани  данных.
Блок 4 местной пам ти (фиг.4) содержит мультиплексор 100 данных, запоминающее устройство 101.
Блок 5 сдвигового регистра (фиг.5) содержит мультиплексор 102, сдвиговые регистры 103.
Блок б приоритета (фиг.6) содержит узел 104 приоритета быстрых каналов, узел 105 приоритета обращени  к ОП, узел 106 приоритета медленных каналов, селектор 107 признаков запросов.
Узел 104 приоритета быстрых каналов содержит(фиг.7) регистр 108 кода запросов, дешифратор 109, селектор 110 типа запроса , первую группу элементов ИЛИ 111, вторую группу элементов ИЛИ 112, первый селектор 113 номера канала, второй селектор 114 номера канала, шифратор 115, мультиплексор 116 кода запроса.
Узел 105 приоритета обращени  к ОП (фиг.8) содержит группу элементов ИЛИ-И
117, селектор 118 номера канала, мультиплексор 119 кода запроса.
Узел 106 приоритета медленных каналов (фиг.9) содержит группу элементов ИЛИ 120, селектор 121 номера канала, мульти0 плексор 122 кода запроса.
Блок 7 модификации (фиг. 10) содержит счетчик 123 длины массива данных, счетчик 124 адреса обращени  к ОП.
Узел 8 управлени  быстрыми каналами
5 (фиг.11) содержит счетчик 125 состо ни  быстрого канала, регистр 126 кода запроса, первый триггер 127 прерывани , второй триггер 128 прерывани , шифратор 129 управл ющих сигналов, триггеры 130управл 0 ющих и идентифицирующих сигналов интерфейса ЕС ЭВМ, регистр 131 характеристики окончани  операции ввода-вывода, регистр 132 фиксации ошибок, счетчик 133 байтов.
5Блок 9 регистров сопр жени  с быстрыми каналами-(фиг. 12) содержит первый входной регистр 134, дешифратор 135 команд , первый регистр 136 флагов, второй регистр-137 флагов, регистр 138 команд,
0 первый выходной регистр 139, восьмивхо- довой сумматор 140 по модулю два, преобразователь 141 уровней ЭСЛ-ТТЛ, преобразователь 142 уровней ТТЛ-ЭСЛ, второй входной регистр 143, узел 144 срав5 нени  адреса, элемент ИЛИ 145, мультиплексор 146, счетчик 147 числа единиц младшей половины слова, счетчик 148 числа единиц старшей половины слова, второй выходной регистр 149.
0 Узел 10 управлени  медленными каналами содержит (фиг. 13) счетчик 150 состо ни  канала-источника, счетчик 151 состо ни  канала-приемника, шифратор 152 управл ющих сигналов канала-источни5 ка, шифратор 153 управл ющих сигналов канала-приемника, триггер 154 запросов в контроллер канала-источника, триггер 155 запросов в контроллер канала-приемника, триггер 156 выработки управл ющих сигна0 лов интерфейса ИРПР канала-источника, триггер 157 выработки управл ющих сигналов интерфейса ИРПР канала-приемника, регистр 158 фиксации ошибок канала-источника , регистр 159 фиксации ошибок канала5 приемника, группу элементов И-ИЛИ 160 дл  выдачи прерываний процессору, группу элементов И-ИЛИ 161 дл  выработки приоритета и команды-запроса в контроллер.
Блок 11 регистров сопр жени  с медленными каналами содержит (фиг 14)преобразовател  162 уровней ТТЛ-ЭСЛ, регистр 163 приема, регистр 164 флагов канала-источника , регистр 165 флагов канала-приемника , счетчик 166 количества байтов в последнем слове канала-источника, счетчик 5 167 количества байтов в последнем слове канала-приемника, сумматор 168 по модулю два канала-источника, сумматор 169 по модулю два канала-приемника, счетчик 170 формировани  контрольных разр дов слова 10 канала-источника, счетчик 171 формировани  контрольных разр дов слова канала- приемника, мультиплексор 172 дл  выдачи байтов информации и состо ни  в контроллер , регистр 173 выдачи, преобразователь 15 174 уровней ЭСЛ-ТТЛ.
Блок 1 регистров сопр жени  с АУ (фиг. 15) содержит триггер 175 запроса АУ, первый эмиттерный повторитель 176 управл ющих сигналов, второй эмиттерный по- 20 вторитель 177 управл ющих сигналов, вентильный шестиразр дный регистр 178 адреса местной пам ти, 72-разр дный вентильный регистр 179 данных, 72-разр дный вентильный выходной регистр 180 данных. 25
Блок 1 предназначен дл  обмена данными между АУ и блоком 4 местной пам ти. Обмен данными производитс  при запуске операции ввода-вывода и при завершении операции ввода-вывода.30
Блок 2 обеспечивает обмен данными между ОП и блоком 4 и выполн ет следующие операции: формирует запрос обращени  к ОП, сохран ет адрес ОП и данные из  чейки блока 4 на врем  пересылки данных 35 из блока 2 в ОП, сохран ет адрес  чейки блока 4 при операции считывани , формирует запрос обращени  ОП к блоку 4, сигнал блокировки обращени  к ОП при зан том блоке 3, обеспечивает временное согласо- 40 вание асинхронно работающего блока 3 и ОП.
Блок 3 обеспечивает обмен данными между АУ и блоком 4 МП К, ОП и блоком 4 МПК,быстрыми и медленными каналами 9,11 45 и блоком 4 МП К. Обмен организуетс  в ответ на запросы, поступающие со стороны АУ, ОП-каналов.
Блок 4 местной пам ти каналов предназначен дл  хранени  управл ющей ин- 50 формации и данных, участвующих в обмене.
Блок 5 сдвигового регистра обеспечивает обмен информацией местной пам ти и блоков 9, 11 сопр жени  с каналами.
Блок 6 приоритета предназначен дл  55 выделени  наиболее приоритетного запроса при наличии запросов от нескольких источников . Источниками запросов  вл ютс  в данном случае четыре узла 8 управлени  быстрыми каналами, восемь узлов 10 управлени  медленными каналами, четыре счетчика 89 состо ни  канала в блоке 3, триггер 175 запроса в блоке 1, триггер 94 в блоке 2.
Блок 7 модификации предназначен дл  вычислени  исполнительного адреса оперативной пам ти, по которому производитс  выборка или запись данных, участвующих в обмене, либо вычислении адреса, по которому выбираетс  управл ющее слово из оперативной пам ти. В блоке 7 модификации производитс  также подсчет количества слов, участвующих в обмене.
Узел 8 предназначен дл  выработки управл ющих сигналов, необходимых дл  обмена данными между блоком 9 и внешними устройствами, блоком 9 и блоком 5 сдвигового регистра, дл  генерации запросов на обслуживание, дл  выработки сигналов прерывани  к ЦП по окончанию операций ввода- вывода, дл  фиксации ошибок, возникающих в процессе, дл  формировани  слова состо ни  канала.
Блок 9 выполн ет следующие функции: сохран ет байт данных во врем  передачи- приема из канала к внешнему устройству и в обратном направлении, сохран ет код операции ввода-вывода, флаги операции ввода-вывода; производит сверку байта данных, сравнение адреса устройства.прихо- д щего от устройства, заказанного в операции ввода-вывода; формирует контрольные разр ды слова, обеспечивает электрическое согласование уровней, свертку байта данных .
Работа всех узлов блока 9 производитс  под управлением сигналов, приход щих из узла 8 по входу-выходу 69.
Устройство работает следующим образом .
По команде с процессора производитс  запуск каналов. При запуске быстрых каналов из процессора записываетс  адрес управл ющего слова, начальный адрес канальной программы в оперативной пам ти . Адрес управл ющего слова поступает с входа-выхода 13 устройства в блок 1 на вход-выход 21, управл ющие сигналы (запрос на обмен с устройством, признак операции записи, адрес  чейки местной пам ти, признак запуска канала) с входа-выхода 12 устройства на вход-выход 20. В блоке 1 устанавливаетс  триггер 175 запроса АУ и по выходу 24 подаетс  на вход 60-2 блока 6. Если запрос  вл етс  приоритетным , то код запроса и признак запроса с выходов 62, 61 блока 6 соответственно поступают в блок 3, где организуетс  операци  по записи адреса управл ющего слова в блок 4 местной пам ти каналов. Адрес  чейки блока 4 местной пам ти из блока 1 с
выхода 25 подаетс  в блок 3, другие управл ющие сигналы поступают из блока 1 в блок 3 с выхода 22. На выходе 43 блока 3 формируютс  управл ющие сигналы (запись ) дл  блока 4. Адрес управл ющего слова поступает из блока 1 с входа-выхода 23 в блок 4. Адрес блока 4  чейки местной пам ти , в которую производитс  запись, определ ет , какой из четырех каналов будет запущен.
Процесс обмена информацией между каналом и периферийным устройством разбит на этапы, каждому из которых соответствует свое состо ние канала. Состо ние канала определ етс  состо нием счетчиков 89, 125 состо ний быстрых каналов в блоке
3,в узле 8 и сигналами управлени  на входе-выходе 18 интерфейса, св зывающего канал и периферийное устройство. Запуск канала приводит к изменению состо ни  счетчиков канала, в результате чего начинаетс  первый этап ввода-вывода.
На первом этапе (дл  быстрых каналов) в результате изменени  состо ни  счетчика 89 в блоке 3 организуетс  обращение к оперативной пам ти по адресу, указанному при запуске канала, и из ОП в  чейку блока 4 местной пам ти канала записываетс  управл ющее слово канала (УСК).
Процесс выборки УСК проводитс  как выполнение двух запросов. Первый запрос формируетс  при переходе счетчика 89 в блоке 3 в состо ние 1. При выполнении первого запроса в оперативную пам ть (ОП) из устройства высших каналов передаетс  адрес и признак чтени  оперативной пам ти , формируетс  и запоминаетс  адрес  чейки блока 4 местной пам ти, в которую записываетс  УСК, устанавливаетс  сигнал блокировки обращени  к ОП, счетчик 89 переводитс  в следующие состо ни .
Код запроса с выхода 46 блока 3 поступает в блок 6, Если на момент поступлени  запроса нет сигнала блокировки обращени  к ОП, приход щего из блока 2 с выхода 32, и запрос  вл етс  приоритетом, то выбранный код запроса с выхода 62 и признак запроса с выхода 61 блока 6 поступают в блок 3. В блоке 3 организуетс  операци  по выполнению запроса. В процессе операции формируетс  временна  последовательность управл ющих сигналов дл  блоков 2,
4,формируетс  адрес  чейки блока 4 местной пам ти. Под действием управл ющих сигналов адрес управл ющего слова поступает из блока 4 по входу-выходу 48 в блок 2 на вход-выход 30 и затем на вход-выход 27. В блоке 2 на входе-выходе 26 устанавливаетс  запрос к ОП, на выходе 32 - сигнал блокировки обращени  к ОП. 8 блок 2 записываетс  адрес блока 4  чейки местной пам ти каналов, в которую должно быть считано УСК. Кроме того, в блоке 3 производитс  переключение счетчика 89. На этом операци  завершаетс , блок 3 готов к обслуживанию следующего запроса.
После того как запрос обращени  к ОП прин т к исполнению, на вход-выход 14 устройства приходит сигнал, гас щий данный
0 запрос и устанавливающий в режим сдвига сдвиговый регистр 91 в блоке 2. Через четырнадцать тактов после прихода этого сигнала на выходе 31 блока 2 устанавливаетс  запрос, который проходит через блок 6 при5 оритета и поступает в блок 3. В блоке 3 организуетс  следующа  операци , завершающа  выбор УСК и запуск канала. В процессе этой операции под действием последовательности управл ющих сигна0 лов, выработанных в блоке 3, производитс  запись УСК в  чейку блока 4 местной пам ти канала, снимаетс  сигнал блокировки обращени  к ОП в блоке 2, счетчик 89 в блоке 3 переводитс  в следующее состо ние, что
5 приводит к по влению сигнала запуска узла 8управлени , котрорый поступаете выхода 40 блока 3 на вход 66 узла 8.
В узле 8 управлени  имеетс  свой счетчик 125 состо ни  канала, который под дей0 ствием сигнала запуска переходит в следующее состо ние. Переход счетчика 125 состо ни  в следующее состо ние приводит к формированию запроса на выходе 68 узла 8, который затем поступает в блок 6
5 на вход 60-5 и далее в блок 3.
Первым запросом после запуска канала со стороны ЦП  вл етс  запрос на передачу УСК в канал. В УСК содержатс  адрес периферийного устройства, с которым будет
0 производитьс  обмен,, код команды ввода- вывода (стандартной дл  данного интерфейса и периферийного устройства), флаги, определ ющие режим работы канала, начальный адрес массива данных в ОП, длина
5 массива.
В ходе выполнени  данного запроса от канала УСК из блока 4 с выхода 53 поступает в блок 5 по входу бб.Затем с выхода 59-2 три первые байта УСК последовательно переда0 ютс  в блок 9 на вход 70. Адрес периферийного устройства, код команды ввода-вывода и флаги, переданные в этих байтах, фиксируютс  на соответствующих регистрах 138, 136 или 137 в блоке 9. Дешифрованный код
5 команды из блока 9 подаетс  с входа-выхода 69 на вход-выход 67 в узел 8 управлени . В узел 8 поступают управл ющие сигналы с интерфейса канала.
Под действием этих сигналов и с учетом состо ни  счетчика 125 в уз е 8 управлени 
начинают формироватьс  управл ющие сигналы, обеспечивающие проведегние начальной выборки устройства. В процессе начальной выборки периферийному устройству передаетс  адрес устройства, команды ввода-вывода. В ответ на устройства получают служебную информацию, на основе анализа которой определ етс  возможность обмена данными.
Если дальнейший обмен невозможен или не требуетс , то процесс ввода-вывода прекращаетс  - канал переходит в определенное состо ние и формирует сигнал прерывани  ЦГТ. Сигнал прерывани  передаетс  с выхода 16 узла 8 управлени .
Если процесс требует дальнейшего продолжени , то в зависимости от направлени  обмена прозвод тс  следующие действи . При передаче от канала к периферийному устройству организуетс  запрос к ОП по начальному адресу данных. Код запроса, сформированный в узле 8 управлени , с выхода 68 поступает в блок 6 и далее с выхода 63 на вход 39 блока 3. Данный код запроса не участвует в розыгрыше приоритета, он лишь транслируетс  через блок 6. Поступив в блок 3, этот код запроса вызывает переключение счетчика 89 в блоке 3 в состо ние б. Переход счетчика в состо ние 6 приводит к по влению кода запроса на выход 46 блока 3, который попадает в блок бис учетом приоритета поступает в блок 3. В блоке 3 организуетс  операци  по выполнению данного запроса. В процессе выполнени  данного запроса из  чейки блока 4 местной пам ти каналов, хран щей УСК, считываетс  начальный адрес массива данных. Этот адрес поступает в блок 2 на вход-выход 30 из блок 4, а также в блок 7 на вход 64-2. В блок 7 поступает информаци  о длине массива, также хран ща с  в УСК. В блоке 3 помимо управл ющих сигналов, обеспечивающих работу блоков 2, 4, 7, формируетс  адрес  чейки блока 4 местной пам ти каналов,который записываетс  в блок 2, Организуетс  обращение к ОП аналогично тому, как оно организовано при считывании УСК, В блоке 7 производитс  модификаци  адреса и длины массива - к адресу прибавл етс  единица, из длины вычитаетс  единица, Модифицированные адрес и длина массива записываютс  в  чейку блока 4 местной пам -чч каналов, где хранитс  УСК, На этом операци  заканчиваетс .
После того как данные приход т из ОП, организуетс  запрос от блока 2, в ходе выполнени  которого слово данных автоматически передаетс  в  чейку блока 4 местной пам ти канала данного канала и затем побайтно через блок 5, блок 9 в перфорированное устройство по итерфейсной шине 18. При обслуживании данного запроса производитс  переключение счетчика 89 в блок 3,
что приводит к формированию запроса на вызов следующего слова из ОП. Процесс повтор етс  до тех пор, пока не будет передан весь массив данных, указанный в УС. Процесс побайтной выдачи производитс 
по запросам, поступающим из узла 8 управлени .
При необходимости, если установлен соответствующий флаг, по окончании работы с одним УСК может быть выбран кз ОП
без участи  ЦП следующий УСК и т.д.
По завершении обмена канал и периферийное устройство обмениваютс  служебной информацией (стандартной дл 
интерфейса ЕС ЭВМ), котора  записываетс  в соответствующую  чейку блока местной пам ти каналов, после чего формируетс  сигнал прерывани  к ЦП.
При передаче от периферийного устройства к каналу производитс  побайтный прием данных в  чейку блока 4 местной пам ти канала. Байт данных в сопровождении управл ющих сигналов поступает на вход-выход 18 блока 9, управл ющие сигналы
транслируютс  в узел 8 управлени  В узле 8 под действием этих сигналов вырабатываютс  управл ющие сигналы, разрешающие прием данных на регистры 143, 149 блока 9, и формируетс  код запроса на прием байта
данных в блок 4 местной пам ти каналов. После того как код запроса попадает в блок 3, организуетс  операци  по его выполнению . В ходе выполнени  этой операции из  чейки блока 4 местной пам ти каналов,
предназначенной дл  хранени  и накоплени  данных, байт данных, полученный от периферийного устройства, с выхода 71 блока 9 подаетс  на вход 57 блока 5. Затем все слово сдвигаетс  на один байт, и содержимое блока 5 вновь записываетс  в блок 4 местной пам ти каналов, в  чейку данных. В узле 8 производитс  подсчет числа байтов, прин тых от периферийного устройства. После того как будет прин то 8 байтов (полное слово), которое вызывает не только запись последнего байта, но и переключение счетчика 89 в блоке 3, что, в свою очередь, вызывает формирование запроса в блоке 3 о записи слова из блока 4 местной
пам ти каналов в ОП.
Запись полного слова производитс  в блок 4 местной пам ти каналов в буферную  чейку, что позвол ет продолжить обмен с периферийным устройством и не дожидатьс , пока слово будет считано в ОП.
Процесс приема данных также заканчиваетс  обменом служебной информацией и форированием сигналов прерывани  к ЦП.
При запуске медленных каналов в  чейку блока 4 местной пам ти каналов соответствующего канала записываетс  управл ющее слово канала, в котором содержатс  флаги, определ ющие режим работы канала, начальный адрес массива и длина массива данных. Поскольку медленные каналы ориентированы на интерфейс ИРПР и разделены на приемник и источник, передавать команду ввода-вывода не требуетс . Так же, как в быстрых каналах, после запуска канала присходит изменение состо ни  канала - измен етс  состо ние счетчиков 150, 151 состо ни  канала в узле 10 и устанавливаютс  соответствующие управл ющие сигналы на выходе 19 интерфейса. При передаче от канала к периферийному устройству в узле 10 формируетс  код запроса к ОП, по которому считываетс  слово данных в блок 4. Код запроса к ОП выдаетс  с выхода 74 узла 10 и поступает в блок 6 на вход 60-6. Дальнейший путь прохождени  запроса и операций по его выполнению аналогичен выполнению запроса, поступающего от быстрых каналов с выхода 46 блока 3. В итоге выполнени  данного запроса слово данных считываетс  из блока 4 в блок 5, байт данных из блока 5 с выхода 59-2 поступает на вход 76 блока 11 и затем на вход-выход 19. Туда же выдаютс  управл ющие сигналы, сформированные в узле 10 и поступающие с входа-выхода 73 узла 10 в блок 11 на вход-выход 75. Вызов следующего байта происходит так же, как и в быстрых каналах по запросу, код которого формируетс  в узле 10 на основе анализа состо ни  канала и сигналов управлени , приход щих от периферийного устройства.
При передаче в обратном направлении данные от устройства побайтно принимаютс  в медленный канал, накапливаютс  з  чейке блока 4 местной пам ти каналов и затем передаютс  в ОП. По завершении обмена формируютс  сигналы прерывани , которые с выхода 17 поступают в ЦП.
Аппаратна  реализаци  обслуживани  запросов от различных источников и максимальное упрощение алгоритма по их выполнению позволило исключить цикл вызова слова микропрограммного управлени  и его модификацию, «за счет этого увеличить быстродействие устройства.
Блоки и узлы, вход щие в устройство внешних каналов, работают следующим образом .
Блок 1.
При обмене данными между АУ и УВК на вход-выход 20 блока 1 подаютс  следующие сигналы: сигнал установки триггера 175, сигнал признака операции - запись с сумматора АУ в блок 4 или чтение из блока 4 в сумматор на эмиттерный повторитель 176, сигнал режима проведени  операции (просто , запись-чтение, или запись с одновременным запуском канала, или чтение со
0 сбросом канала на эмиттерный повторитель 177), шестиразр дный адрес  чейки местной пам ти на регистр 178. На шину 12 устройства через вход-выход 20 подключен выход триггера 175. Выход триггера 175
5 подключен также через выход 24 запроса к входу 60-2 блока 6 приоритета.
Сигнал признака записи-чтени  и сигнал режима выполнени  операции (состо ние 11р) через эмиттерные повторители 176,
0 177 поступают на вход-выход 22, а адрес  чейки блока 4 местной пам ти через вентильный , регистр 178 на выход 25. Вход-выход 22 подключен к входу-выходу 33 блока 3, с которого поступает сигнал сброса триг5 гера 175 после того, как запрос на обмен прин т к исполнению.
Адрес  чейки местной пам ти, пройд  вентильный регистр 178, с выхода 25 поступает в блок 3 на вход-выход 36.
0 На вход-выход 21 данных с шины 13 устройства подаетс  72р. Код сумматора АУ, который через вентильный регистр 179 и вход-выход 24 поступает на вход 35 в блок 4 местной-пам ти. Данные из местной пам ти
5 проход т через вход-выход 23, регистр 180, вход-выход 21. Блок 2.
При записи данных из  чейки блока 4 в ОП на вход-выход 28 из блока 3 управлени 
0 подаютс  сигналы, разрешающие прием адреса обращени  к ОП на регистр 97 и данных на регистр 98 и сигналы, устанавливающие триггер 95 запроса к ОП. Этим сигналом устанавливаетс  также триггер 93 обраще5 ни  к ОП. После того как данные будут переписаны в ОП на вход-выход 26, со стороны ОП поступает сигнал, сбрасывающий триггер 93 и триггер 95. Операци  записи в блоке 2 .заканчиваетс  и блок освобождаетс 
0 дл  проведени  следующей операции.
При чтении данных из ОП в блок 4 МПК на вход-выход 88 подаютс  сигналы, разрешающие прием адреса обращени  к ОП на регистр 97 и сигналы, устанавливающие
5 триггер 95 запроса к ОП, триггер 96 признак чтени , триггер 93 блокировки обращени  к ОП. Кроме того, на вход-выход 28 поступает сигнал, разрешающий прием адреса  чейки блока 4 МПК на регистр 92, в которую будет произведена запись данных. Адрес  чейки
блока 4 МПК подаетс  на вход-выход 29 из блока 3.
После того как адрес обращени  к ОП прин т к исполнению, со стороны ОП по входу-выходу 26 поступает сигнал, сбрасывающий триггер 95 и перевод щий регистр 91 в режим сдвига. Через 14 тактов на выходе регистра 91 устанавливаетс  сигнал, разрешающий прием данных на регистр 99. Этот же сигнал устанавливает триггер 94 запроса чтени  оперативной пам ти, который с входа 31 поступает в блок 6 приоритетов . При обслуживании данного запроса производитс  считывание адреса  чейки блока 4 МПК из регистра 92, сброс триггеров 94 и 93. Данные с регистра 99 поступают в  чейку блока МПК. Блок 2 освобождаетс  дл  следующего обращени  к ОП.
Блок 3.
В блоке 3 организуетс  операци  по выполнению приоритетного запроса. Признак и код приоритетного запроса поступают на входы 46 и 47 блока 3. На первой группе элементов ИЛИ 78 формируетс  обобщенный признак наличи  активного запроса. Обобщенный признак активного запроса поступает на шифратор 80, где, в зависимости от сигнала блокировки операций, вырабатываетс  сигнал, разрешающий прием кода запроса на регистр 84 кода операций, прием кода адреса блока 4 МПК в регистр 85 через шифратор 81. Кроме того, этот сигнал подаетс  на четырехразр дный сдвиговый регистр 83 тактов операции. С выходов этого регистра снимаютс  временные опера: ции в шифраторы 87, 88, где используютс  дл  формировани  управл ющих сигналов. Кроме того, эти сигналы поступают на вторую группу элементов ИЛИ 82. На этой группе формируетс  сигнал, блокирующий начало следующей операции. - Код запроса, прин тый на регистр 84 кода операции, интерпретируетс  как код операции. С выхода регистра 84 код поступает на дешифратор 86 кода операции, на шифраторы 87, 88 управл ющих сигналов.
На дешифраторе 86 производитс  выделение сигналов, в зависимости от кода операции, которые затем участвуют в формировании адреса местной пам ти. На шифраторе 87, в зависимости от кода операции и временных меток, формируетс  сигнал, разрешающий запись адреса местной пам ти каналов в регистр 85 адреса. Адрес местной пам ти каналов поступает либо на мультиплексор 79 на вход 36 из блока 1, либо на вход 35 из блока 2. В зависимости от признака выполн емой операции, через мультиплексор 79 проходит тот или иной адрес и подаетс  на шифратор 81. Через
шифратор 81 адрес может пройти без изменени  и поступить на регистр 85 адреса либо модифицироватьс  в младших разр дах в зависимости от кода выполн емой операции . С регистра 85 адрес местной пам ти каналов поступает в блок 4 с выхода 42. в блок 2 с выхода 35, в шифратор 88 управл ющих сигналов.
В шифратор 88 в зависимости от кода
0 операции, такта операции, адреса блока 4 МПК вырабатываютс  управл ющие сигналы дл  блоков 1, 2, 4, 5, 7, 8, 10. При обслуживании запросов от арифметического устройства дл  формировани  сигналов уп5 равлени  в шифраторе 38 используютс  сигналы режима операции, поступающие на вход-выход 83 из блока 1. В шифраторе 78 вырабатываютс  сигналы управлени  счетчиками состо ни  селекторных каналов 89.
0 При формировании этих сигналов используютс  запросы селекторных каналов, которые поступают на вход, 39, мину  блок 6 приоритета.
Код со счетчиков 89 поступает на де5 шифратор 90. При переходе счетчика 89 в состо ние 2, 5, 6 на выходе дешифратора 90 формируетс  код запроса к оперативной пам ти . С выхода 46 он подаетс  на первый вход 60-1 запроса блока 6 приоритета.
0Блок 4.
Блок 4 содержит запоминающее устройство 101 в 64  чейки по 72 разр да. 32  чейки с младшими адресами закрепл ютс  за быстрыми каналами, со старшими адресами
5 - за медленными каналами. За каждым быстрым каналом закрепл етс  восемь  чеек, которые используютс  дл  хранени  адреса управл ющего слова, хранени  управл ющего слова канала, буферизации данных
0 приход щих-уход щих в оперативную пам ть , буферизации данных, участвующих в обмене с каналом, хранении слова .состо ни  канала. Три  чейки из восьми оставлены в резерве. За каждым медленным каналом
5 закреплено четыре  чейки местной пам ти. Они распредел ютс  следующим образом: одна  чейка дл  хранени  управл ющего слова передающей части медленного канала , одна - дл  хранени  данных, предназна0 ченных дл  передачи, одна - дл  хранени  управл ющего слова приемной части медленного канала, одна - дл  хранени  принимаемых данных, В  чейки, предназначенные дл  хранени  данных, в конце обмена записыва5 ютс  слова состо ни  передающей и приемной частей соответственно.
Информаци , предназначенна  дл  записи в блок 4 местной пам ти каналов, поступает на входы 47,48,49,50 мультиплексораЮО. На вход 52 ЗУ 101 подаетс  адрес  чейки ,сформированной в блоке 3 управлени . На вход 51 подаютс  управл ющие сигналы, определ ющие режим работы мультиплексора 100 и ЗУ 101. Информаци  с выходов 47, 48, 53, 54 подаетс  в блоки 1, 2, 5, 7 Соответственно.
Блок 5.
Слово (72 р) из блока 4 местной пам ти поступает на вход 56. Под действием управл ющих сигналов, поступающих на вход 55 из блока 3, оно записываетс  в сдвиговые регистры 103-1 -103-9. Запись организуетс  таким образом. В один регистр записываетс  по одному разр ду из каждого байта слова. Со старших разр дов регистра байт слова по выходу 59-2 подаетс  в блоки 9,11. После записи информации в блоки 9, 11, регистры по сигналу из блока 3 на вход 54 перевод тс  в режим сдвига и за один такт производитс  сдвиг слова на один байт. С выхода 59-1 слово может быть считано в блок 4 местной пам ти.
Байт данных из блоков 9,11 подаетс  на входы 57, 58 мультиплексора 102. С выхода мультиплексора 102 данные поступают на сдвиговые входе регистров 103.
Блок 6.
, Код запроса поступает от узлов 8 управ- лени  быстрых каналов по входу 60-5, от каждого канала в свой регистр 108 узла 104. С выхода регистра 108 код запроса подаетс  на мультиплексор 116, на выход 63 и на дешифратор 109. На дешифраторе 109 двоичный код запроса преобразуетс  8 двоичный позиционный и подаетс  в селектор 110, где производитс  разделение запросов на два типа. Первый тип запросов - это запросы, возникающие на этапе начальной выборки устройства и при завершении обмена , второй тип - запросы, возникающие в процессе обмена данными. Запросы первого типа  вл ютс  менее приоритетными по сравнению с запросами второго типа, т.к. не требуют большой скорости выполнени . Сигналы о наличии запросов первого или второго типа с селекторов 110 поступают в селекторы 113, 114 соответственно. Кроме того, они подаютс  на две группы элементов ИЛИ 111,112. С выходов элементов 111,112 снимаютс  признаки наличи  данного запроса .
Селекторы 113,114 построены однотипно . На них производитс  выборка одного и того же типа запросов из наиболее приоритетного канала. Приоритет по каналам жестко закреплен. Наиболее приоритетным  вл етс  канала с младшим номером, наименее приоритетным - со старшим номером. Сигналы с селекторов 113, 114 поступают в шифраторы 115, где формируетс  сигнал управлени  мультиплексором 116. В зависимости от него мультиплексор 116 пропускает код запроса с выбранного наиболее приоритетного канала. Коды запросов четырех счетчиков состо ни  каналов в блоке 3 с входа 60-1 поступают на группу 117 элементов ИЛИ-И узла 105 по входу 60-4 на эту же группу подаетс  сигнал блокировки обращени  к ОП из блока 2. Если сигнал блоки0 ровки отсутствует, то на выходе группы элементов ИЛИ-И 117 устанавливаетс  признак наличи  запроса обращени  к ОП. Коды запросов поступают на селектор 118, где производитс  выборка наиболее при5 оритетного канала, т.е. формируютс  управл ющие сигналы дл  мультиплексора 119. Приоритет между каналами жестко закреплен и убывает по мере увеличени  номера канала. В блоке 6 приоритета признаки запро0 сов разного типа с узлов 104,105,106 поступают в селектор 107 признаков запросов, туда же поступает признак запросов с блоков 1, 2 по входам 60-2, 60-3. В селекторе 107 производитс  выборка наиболее при5 оритетного типа запроса. Приоритет между типами запросов распределен следующим образом. Первыми выполн ютс  запросы чтени  ОП, пришедшие из блока 2 на вход 60-3, затем запросы быстрых каналов, по0 ступающие с узла 104, возникающие на этапе обмена данными (запросы второго типа), затем запросы обращени  к ОП (сформированные в узле 105). Следующими по приоритету идут запросы быстрых каналов,
5 поступающие с узла 104, возникающие на этапе начала и конца операций ввода-вывода (первого типа), затем запросы медленных каналов, поступающие с узла 106, наконец, запросы блока 1, приход щие на вход 60-2.
0 Признак приоритетного запроса по выходу 61 поступает в блок 3. Туда же по выходу 62 отдаетс  выбранный код запроса.
По выходу 63 в блок 3 выдаютс  коды запросов быстрых каналов, вызывающие
5 переключение счетчиков 89 быстрых каналов . Эти запросы участвуют непосредственно в формировании операции в блоке 3 и поступают на свое, индивидуальное дл  каждого канала оборудование.
0 Блок 7.
Начальный адрес канальной программы (массив управл ющих слов в оперативной пам ти) записываетс  с сумматора АУ в блок 4 местной пам ти каналов. При операци х,
5 св занных с запуском канала, этот адрес передаетс  в ОП и одновременно поступает на счетчик 124 по входу 64-2. По сигналу с входа 64-1 из блока 3 к адресу прибавл етс  единица, после чего он записываетс  в блок 4 местной пам ти каналов. Таким образом , адрес подготовлен дл  выбора следующего управл ющего слова.
Начальный адрес данных и длина массива задаютс  в управл ющем слове. При обращении к ОП заданные начальный адрес и длина по входу 64-2 поступают на счетчики 124, 123 адреса и длины соответственно. К адресу массива прибавл етс  единица, а из счетчика 123 длины вычитаетс  единица. Затем информаци  со счетчиков 123, 124 переписываетс  в  чейку блока 4 местной пам ти, где хранитс  управл ющее слово. Таким образом подготавливаетс  выборка следующего слова данных.
При работе с быстрыми каналами реализована операци  Переход в канале, котора  позвол ет выбирать управл ющие слова из ОП по произвольному адресу. В процессе выполнени  этой операции исполнительный адрес выбираетс  из  чейки блока 4 местной пам ти, где хранитс  управл ющее слово канала и помещаетс  сначала на счетчик 124, а затем без изменени  в  чейку местной пам ти, предназначенную дл  хранени  адреса управл ющего слова .
Блок 8.
Узел 8 управлени  построен как конеч- ныйгавтоматс 15 устойчивыми состо ни ми. Состо ние канала определ етс  счетчиком 125 состо ни  канала. Процесс ввода-вывода разбит на этапы, каждому из которых соответствует свое состо ние канала. Запуску канала соответствует перевод канала из состо ни  О в состо ние 1. Запуск канала может быть произведен как со стороны ЦП по сигналу Пуск, поступающему на вход 66 из блока 3, так и со стороны внешнего устройства, поступающего по входу- выходу 67 из блока 9.
Шифратор 129 выполнен как набор элементов И-ИЛИ-НЕ. Сигналы на его выходе  вл ютс  результатом анализа комбинации сигналов, снимаемых с выходов счетчика 125 состо ний, триггеров 130 управл ющих и идентифицирующих сигналов ЕС ЭВМ, регистр 132 фиксации ошибок, счетчика 133 байтов, кода операции, флагов, которые передаютс  по входу-выходу 67 из блока 9, сигналов подтверждени  обслуживани  запросов , приход щих по входу 66 из блока 3.
В результате работы шифратора 129 на регистре 126 устанавливаетс  код запроса, который затем с выхода 68 поступает в блок 6. Устанавливаютс  триггеры 130 в соответствии с протоколом обмена по интерфейсу ЕС ЭВМ. Переключаютс  счетчики 133 байтов . Фиксируютс  ошибки на регистрах 132. Измен етс  состо ние счетчика 125. Формируютс  управл ющие сигналы дл  блока
9. В конце обмена устанавливаютс  триггеры 127 или 128 прерывани . Блок 9.
Работа всех узлов блока 9 производитс  под управлением сигналов, приход щих из узла управлени  быстрыми каналами по входу-выходу 69.
Код операции ввода-вывода, адрес внешнего устройсвта, флаги операции и
0 данные поступают побайтно из блока 5 по входу 70 на регистр 134.
Код операции ввода-вывода с выхода регистра 134 подаетс  на второй выходной регистр 139 и через лраобразователь 141
5 уровней ЭСЛ-ТТЛ на интерфейсный вход- выход 18. Кроме того, код операции подаетс  на дешифратор 135, где производитс  его преобразование в позиционный, и затем на четырехразр дный регистр 138. Позицион0 ный код операции по входу-выходу 69 поступает в узел 8 управлени .
Адрес внешнего устройства так же, как код команды, поступает на второй выходной регистр 139 и далее через преобразователь
5 141 уровней на вход-выход 18. Кроме того, он подаетс  на узел 144 сравнени  адреса, где в дальнейшем производитс  сравнение с адресом, поступившим от внешнего устройства .
0 В процессе приема данных от внешнего устройства производитс  формирование контрольных разр дов слова. Дл  этого данные подаютс  на счетчики 147,148. Сформированные контрольные разр ды через
5 мультиплексор 146 и регистр 149 поступают в блок 5.
Через мультиплексор 146 передаютс  байты состо ни  канала, сформированные в конце обмена в узле управлени  8 и посту0 лающие по входу 69,
Флаги операции ввода-вывода поступают с выхода регистра 134 на регистры флагов . Флаги, заданные в операции Переход в канале, поступают на регистр 136 и сохра5 н ютс  до следующей операции Переход в канале. Флаги, заданные в операци х Считывание, Запись, Проверить ввод- вывод, поступают в регистр 137 и сохран ютс  только на момент данной операции.
0 Значени  с выходов регистров 136,137 подаютс  в узел 8 управлени  по входу-выходу 69.
Все байты информации, передаваемые внешнему устройству, обрамл ютс  нейт5 ральным разр дом. Получение контрольного разр да производитс  на сумматоре 140. Байт информации от внешнего устройсвта поступает с входа-выхода 18 на преобразователь уровней 142, а затем на первый входной регистр 143 и через мультиплексор
146, второй выходной регистр 149 по выходу 71 подаетс  в блок 5. Адрес от устройства подаетс  также в узел 144 сравнени  адреса . Результат сравнени  поступает в узел 8 управлени  по входу-выходу 69.
Управление медленными каналами организовано аналогично управлению быстрыми каналами. Основное отличие заключаетс  в том, что обмен с ОП произво- млтс  непосредственно по запросу, сформированному в узле 10, а в блоке 4 МПК выделены  чейки дл  хранени  управл ющего слова источника, данных источника, управл ющего слова приемника, данных приемника.

Claims (3)

  1. Формула изобретени  1. Устройство внешних каналов, содержащее блок регистров сопр жени  с
    оперативной пам тью, первый адресноинформационный вход-выход и вход-выход запросов обращени  к оперативной пам ти
    которого  вл ютс  соответствующими входами-выходами устройства дл  подключени  к шинам оперативной пам ти, блок местной пам ти, адресный и управл ющий
    входы которого соединены соответственно к первому и второму выходам блока управлени , первый вход-выход которого подключен к управл ющему входу-выходу блока регистров сопр жени  с оперативной пам тью , соединенного вторым адресно-ин- формационным входом-выходом с адресно-информационным входом-выходом блока местной пам ти, блок приоритета , первым выходом соединенный с входом кода запроса блока управлени , блок модификации , соединенный с входом режима с
    третьим выходом блока управлени , группу блоков регистров сопр жени  с быстрыми каналами, интерфейсные входы-выходы которых  вл ютс  соответствующими входами-выходами устройства дл  подключени  к интерфейсным входам-выходам быстрых каналов, и группу блоков регистров сопр жени  с медленными каналами, интерфейсные входы-выходы которых  вл ютс  соответствующими входами-выходами устройства дл  подкючени  к интерфейсным входам-выходам медленных каналов, от л и- чающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены блок регистров сопр жени  с арифметическим устройством, блок сдвигового регистра , группу узлов управлени  быстрыми каналами и группу узлов управлени  медленными каналами, причем второй и третий входы-выходы и вход адреса узла управлени  соединены соответственно с адресным входом-выходом блока регистров сопр жени  с оперативной пам тью и входом-выходом режима обмена и первым выходом блока регистров сопр жени  с арифметическим устройством, вход-выход запроса и первый вход-выход данных которого  вл ютс  соответствующими входами-выходами устройства дл  подключени  к шинам управлени  и данных арифметического устройства, а второй вход-выход данных соединен с информационным входом-выходом блока местной пам ти, первый, второй и третий входы кодов запроса и вход блокировки обращени  к оперативной пам ти блока приоритета соединен соответственно с четвертым выходом блока управлени , вторым выходом блока регистров сопр жени  с арифметическим устройством и первым и вторым выходами блока регистров сопр жени  с оперативной пам тью, п тый выход блока управлени  соединен с входом управлени  режимом работы блока сдвигового регистра , перва  группа выходов блока управлени  соединена с входами запуска узлов управлени  быстрыми каналами группы, втора  группа выходов блока управлени  подключена к входам запуска узлов управлени  медленными каналами группы, выходы кода запросов узлов управлени  Быстрыми каналами группы соединены с четвертым входом запросов блока приоритета , выходы кода запросов узлов управлени  медленными каналами группы соединены с п тым входом кодов запроса блока приоритета, вход признака запроса блока управлени  соединен с вторым выходом блока приоритета, вход кода запроса быстрых каналов блока управлени  соединен с третьим выходом блока приоритета, первый выход данных блока местной пам ти соединен с первым входом данных блока сдвигового регистра, второй выход данных блока местной пам ти соединен с входом данных блока модификации, первый вход данных блока местной пам ти подключен к первому выходу блока сдвигового регистра, второй вход данных блока местной пам ти соединен с выходом блока модификации, второй выход блока сдвигового регистра подключен к входам данных блоков регистров сопр жени  с быстрыми каналами группы и медленными каналами группы.второй вход данных блока сдвигового регистра соединен с выходами данных блока регистров сопр жени  с быстрыми каналами группы, третий вход данных блока сдвигового регистра соединен с выходами данных блоков регистров сопр жени  с медленными каналами группу, управл ющие входы-выходы блрков регистров сопр жени  с медленными и быстрыми каналами групп соединены соответственно с входами-выходами управлени 
    узлов управлени  медленными и быстрыми каналами групп, выходы прерывани  которых образуют группу выходов устройства дл  подключени  к шине прерывани  процессора .
  2. 2. Устройство по п.1, о т л и ч а ю щ е е- с   тем, что узел управлени  медленными каналами содержит счетчики состо ни  источника и приемника, шифраторы управл ющих сигналов приемников и источника, первые информационные входы которых подключены к первым выходам счетчиков состо ни  приемника и источника, регистры фиксации ошибок источника и приемника, триггеры запросов в контроллер источника и приемника, две группы элементов И-ИЛЙ, выходы которых  вл ютс  соответственно выходами прерывани  и запросов узла, и триггеры выработки управл ющих сигналов интерфейса источника и приемника, выходы которых и вторые информационные входы шифраторов управл ющих сигналов источника и приемника образуют управл ющий вход-выход узла, причем информационные входы и выходы регистров фиксации ошибок источника и приемника подключены соответственно к группам выходов и к третьим информационным входам шифраторов управл ющих сигналов источника и приемника , группы выходов которых подключены соответственно к установочным входам триггеров запросов в контроллер источника и приемника и триггеров выработки управ: л ющих сигналов интерфейса источника и приемника, входы сброса которых соединены соответственно с вторыми выходами счетчиков состо ни  источника и приемника , первые и вторые входы элементов И- ИЛИ первой и второй групп соединены соответственное группами выходов шифраторов управл ющих сигналов источника и приемника, выходы счетчиков состо ни  ис-. точника и приемника соединены соответственно с третьими и четвертыми входами элементов И-ИЛИ первой группы, а входы образуют вход запуска узла, третий, четвертые и п тые входы элементов И-ИЛИ подключены соответственно к выходам триггеров запросов в контроллер источников и приемника и счетчика состо ни  приемника .
  3. 3. Устройство поп.1,отличающее- с   тем, что узел управлени  быстрыми каналами содержит шифратор управл ющих сигналов, первый информационный вход которого  вл етс  входом запуска узла, счетчик байтов и счетчик состо ни  быстрого канала, входы-выходы которых подключены соответственно к первому и второму входам-выходам шифратора управл ющих сигналов, третий и четвертый входы-выходы и перва  группа выходов которого соединены соответственно с входами-выходами триггера управл ющих и идентифицирующих сигналов интерфейса и регистра фиксации ошибок и входами регистра кода запроса, первого и второго триггеров прерывани  и регистра характеристики окончани  операции ввода-вывода, причем выход регистра кода запроса  вл етс  выходом запросов узла, выходы первого и второго триггеров образуют выход прерывани  узла, второй информационный вход и группа выходов шифратора управл ющих сигналов и выходы триггера управл ющих и идентифицирующих сигналов интерфейса, регистра характеристики окончани  операции ввода- вывода и регистра фиксации ошибок образуют управл ющий вход-выход узла.
    I
    31 32 W2d
    1
    55+59-2
    со
    -
    со If) а со
    1695313
    60-b
    Ј
    60-b
    Ј
    ffd
    г
    119
    к№7
    123
    Фиг. 10
    .Фиг. и
    + 6
    ,№-2 Т-
    Шt
    М
    Фиг. 11
    Ю
    73
    Фиг. 13
SU884651616A 1988-11-04 1988-11-04 Устройство внешних каналов SU1695313A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884651616A SU1695313A1 (ru) 1988-11-04 1988-11-04 Устройство внешних каналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884651616A SU1695313A1 (ru) 1988-11-04 1988-11-04 Устройство внешних каналов

Publications (1)

Publication Number Publication Date
SU1695313A1 true SU1695313A1 (ru) 1991-11-30

Family

ID=21429263

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884651616A SU1695313A1 (ru) 1988-11-04 1988-11-04 Устройство внешних каналов

Country Status (1)

Country Link
SU (1) SU1695313A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1167613,кл. G 06 F 13/00, 1984. Авторское свидетельство СССР № 972496, кл. G 06 F 13/00, 1977. *

Similar Documents

Publication Publication Date Title
US4408323A (en) Processor facilities for integrated packet and voice switching
US3766526A (en) Multi-microprogrammed input-output processor
US4412286A (en) Tightly coupled multiple instruction multiple data computer system
US3500466A (en) Communication multiplexing apparatus
US3587058A (en) Data processing system input-output arrangement
US3804987A (en) Multiplexing apparatus having interlaced and/or parallel data transfer with a data processor and communication lines
SU1695313A1 (ru) Устройство внешних каналов
US4611325A (en) DTMF receiver sense and control arrangement
SU1564641A1 (ru) Сетевой контроллер
SU479104A1 (ru) Устройство обмена вычислительной машины
US4621354A (en) DTMF receiver sense and control maintenance arrangement
SU860048A1 (ru) Мультиплексный канал
SU526881A1 (ru) Устройство дл сопр жени процессоров с каналами ввода-вывода
SU809138A1 (ru) Система обмена
SU1667084A1 (ru) Система ввода-вывода дл микропрограммируемой ЭВМ
SU962905A1 (ru) Устройство дл сопр жени электронных вычислительных машин
SU922713A1 (ru) Мультиплексный канал
SU1029175A2 (ru) Селекторный канал
SU1539789A1 (ru) Процессор полупроводниковой внешней пам ти высокопроизводительной вычислительной системы
SU521559A1 (ru) Мультиплексный канал многопроцессорной вычислительной системы
SU860044A2 (ru) Мультиплексный канал
SU1635188A1 (ru) Устройство дл сопр жени ЭВМ с периферийной системой
SU1084773A1 (ru) Устройство дл сопр жени
SU736083A1 (ru) Устройство дл сопр жени устройств ввода-вывода с цвм
SU691828A1 (ru) Устройство отсчета времени в цвм